| 一种高性能CABAC解码器结构 |
| |
| 引用本文： | 王勇,詹陈长,赵爽,周晓方,周电.一种高性能CABAC解码器结构[J].计算机工程与应用,2007,43(14):94-97. |
| |
| 作者姓名： | 王勇 詹陈长 赵爽 周晓方 周电 |
| |
| 作者单位： | 复旦大学微电子学系 复旦大学专用集成电路与系统国家重点实验室 |
| |
| 基金项目： | 国家高技术研究发展计划(863计划)
,
上海市科委资助项目 |
| |
| 摘 要： | 针对高清晰数字电视应用，提出了一种针对H.264标准的CABAC硬件解码器结构。通过高效的SRAM组织，在提高解码器访问SRAM的效率的同时减小了SRAM的面积。高效的解码器架构设计，使得每一个时钟周期可解码1bit的语法元素，与软件和现有解码器相比提高了解码速度。可以通过全硬件的方式解码基于主规范(main profile)的H.264码流，满足高清晰数字电视的要求。
|
| 关 键 词： | 高清晰数字电视 H.264 CABAC 语法元素 |
| 文章编号： | 1002-8331（2007）14-0094-04 |
| 收稿时间： | 2006-9-24 |
| 修稿时间： | 2006-12 |
A High performance CABAC decoder Architecture |
| |
| Yong Wang.A High performance CABAC decoder Architecture[J].Computer Engineering and Applications,2007,43(14):94-97. |
| |
| Authors: | Yong Wang |
| |
| Abstract: | To support HDTV application,a high performance CABAC hardware decode architecture is proposed in this paper. Through the high performance SRAM organization,the decoder improve the SRAM access efficiency at the same time reduce the SRAM area.The high efficient decoder architecture make it possible that 1 bit syntax element can be decoded in one clock cycle,and the decoding speed improved compare with current decoder and software.So the decoder can satisfy the decoding speed of main profile H.264 bits stream based on HDTV application by fully hardware. |
| |
| Keywords: | HDTV H 264 CABAC syntax element |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
| 点击此处可从《计算机工程与应用》浏览原始摘要信息 |
|
点击此处可从《计算机工程与应用》下载全文 |
