

数字化变电站同步方案分析

刘慧源¹, 郝后堂², 李延新², 孙 斌²

(1. 内蒙古电力集团公司, 内蒙古自治区呼和浩特市 010020;

2. 国网电力科学研究院/南京南瑞集团公司, 江苏省南京市 210003)

摘要: 基于数字化变电站的发展要求, 分析了数字化变电站数据共享的需求, 设计了数字化变电站需要的同步时钟源, 分析了同步时钟的实现方案及其差异, 介绍了采用现场可编程门阵列(FPGA)芯片实现时钟同步的方案。

关键词: 数字化变电站; 时钟源; 采样同步

中图分类号: TM764

0 引言

数字化变电站是指由智能化一次设备、网络化二次设备等基于 IEC 61850 通信协议分层构建、能实现智能设备间信息共享和互操作的现代化变电站^[1-3]。IEC 61850 将数字化变电站分为过程层、间隔层和站控层, 各层内部及各层之间采用高速网络通信。整个系统的通信网络分别为: 站控层与间隔层之间的间隔层通信网, 以及间隔层与过程层之间的过程层通信网。

与传统变电站自动化系统相比, 数字化变电站间隔层和站控层的设备及网络接口只是接口和通信模型发生了变化, 而过程层却发生了较大的改变, 由传统的互感器、一次设备以及一次设备与二次设备之间的电缆连接, 逐步改变为电子式互感器、智能化一次设备、合并单元(MU)、光纤连接等。采用电子式互感器, 为过程层采样数据共享提供了条件, 同时也提出了各电子式互感器间的采样同步问题。

在变电站中, 一般的二次保护设备都需采集多个电量, 尤其是母差保护、变压器保护等需采集多个单元的电量, 所有这些量的采集都要严格同步。传统二次保护设备将需要的电量通过二次电缆引至装置, 由二次保护设备完成各电量的同步采样, 而数字化变电站中的各电量在经电子式互感器转换后输出已是数字量, 数字量通过过程层网络送至各保护装置, 因此, 电子式互感器的数据采样需严格同步。

在数字化变电站中有以下几个同步的问题: 各电子式互感器与相应的 MU 同步; 各 MU 同步; 各保护装置同步; 针对线路光纤纵差数字化变电站间的同步。数字化变电站间的同步已有相关研究, 本文主要研究数字化变电站内的同步, 即同步时钟源

的实现, 同步时钟源设备应包含在站控层设备中。

1 数字化变电站同步方案

变电站内的母线保护、变压器保护、方向距离保护以及测控计量设备等对数据源同步的精度要求最大为 $5 \mu\text{s}(0.1^\circ)$ ^[4-6], 通常采用以下 2 种方案在工程上实现不同采集设备之间的同步:

1) 全站同步时钟源同步方案。全站同步时钟源以固定间隔(一般为 1 s)向全站需要同步的设备发出同步序列波形, 为达到同步精度, 序列波形中指定特定边沿为系统同步点, 被同步设备对同步波形进行解码, 其硬件在系统同步点锁存本装置主计数器的即时计数值, 软件根据软件处理时刻主计数器的计数值, 补偿通道延时、CPU 处理时间等固定延时, 反向演算出系统同步点, 并根据系统同步点校准本装置的主计数器, 实现全系统同步。由于系统对于同步时钟源的可靠性要求较高, 在现场应用中通常采用双机双网方式, 以避免同步时钟源装置故障时所有系统级保护退出。该方案原理简单, 工程实施方便, 现场网络一般为星形或分级星形结构的光纤网, 目前在数字化变电站中得到了较广泛的应用。

2) 区域采样点插值同步方案。系统级保护或测控装置等区域主机每个采样点或每隔几个采样点向被同步设备发出同步序列波形, 序列波形中指定特定点为系统同步采样点, 被同步设备对同步波形进行解码, 其硬件在同步点锁存本装置主计数器的即时计数值, 软件根据软件处理时刻主计数器的计数值, 补偿通道延时、CPU 处理时间等固定延时, 反向演算出区域主机同步采样点, 根据区域主机的同步采样点对本机的采样值进行插值, 从而得到严格同步的采样点。区域采样点插值同步不需要全站同步时钟源, 独立性、可靠性强, 目前光电流互感器和

MU 之间通常采用区域采样点插值同步方式。该方案同步设备和被同步设备间必须建立一对一的同步网络通道或复用原有的通信网络通道,加大了系统网络的复杂度。

在数字化变电站工程实施过程中,一般采用以上 2 种方案之一作为系统解决方案,但也可以结合使用,例如:在采用级联 MU 的情况下,级联 MU 以下采用同步时钟源同步方案,系统级保护对级联 MU 采用区域采样点同步方案;再如:接入光电流互感器的间隔 MU 采用全站时钟源同步方案,但提供给母线保护或变压器保护的过程层通道采用区域采样点同步方案。

2 同步通信方式分析

数字化变电站的同步方案必须采用精确的同步通信方式。以下分析国内常用的同步通信方式。

2.1 秒脉冲时钟同步方式

秒脉冲时钟同步是目前国内应用最为广泛的同步方式,数字化变电站全站同步时钟源向全站被同

步设备发出如图 1 所示的秒脉冲波形。




图 1 秒脉冲示意图
Fig. 1 Figure of second pulse

同步时刻一般选信号上升沿,频率为 1 Hz,高电平持续时间大于 $10 \mu s$ 。在实施中,一般采用全球定位系统(GPS)的秒脉冲($1 \mu s$ 精度)来校准(不是转发)全站同步时钟源的秒脉冲,但必须进行充分的软硬件冗错,避免 GPS 信号受到干扰时影响全站的同步采样^[7]。

2.2 IRIG-B 码时钟同步方式

数字化变电站全站同步时钟源可以发出如图 2 所示的 IRIG-B(DC)码波形^[8-10]。图中准时标志即为同步时刻。IRIG-B 码序列波形必须以硬件编码的方式发出,以保证准时标志的边沿精度。




图 2 IRIG-B(DC)码示意图
Fig. 2 Figure of IRIG-B(DC) serial time

2.3 IEEE 1588 时钟同步方式

IEEE 1588 是基于以太网通信的时钟同步方式。IEEE 1588 定义了一组管理报文和 4 种同步报文^[11](分别为同步报文(Sync)、跟随报文(Follow up)、延时请求(Delay Request)、延时响应(Delay Response))。同步原理如图 3 所示。

在图 3 中通过检测, t_1, t_2, t_3, t_4 在从点计算出图中 Delay 和 Offset,并据此调整从点的本地时钟,

完成一次时间同步。在以太网中,IEEE 1588 所定义的各种时钟报文(Sync 报文等)均是以 UDP/IP 多播包形式发送的,报文的时标生成点位于起始帧界定符的最后一位,如图 4 所示。

为保证精度,需对报文进行硬件解码,在时标生成点锁存装置的主计数器。IEEE 1588 可以复用以太网通信通道以实现精确同步校时,简化了同步校时网络的布线,有较强的通用性和兼容性^[12],但目

前市场上供应的网络交换设备大部分不带 IEEE 1588 校时功能, 即使有, 不仅价格昂贵, 且主要针对商用, 校时精度(毫秒级)不能满足微秒级的要求。因此, 在工程应用中, 对于毫秒级校时精度要求的装置(如智能操作箱)可以采用普通交换机连接, 通过在校时点附近控制合理的报文流量与校时软件冗错相结合以达到毫秒级的校时精度; 对于微秒级校时精度要求的装置(如 MU), 可以采用点对点连接方式, 或通过级联 MU 级联校时。




图 3 IEEE 1588 同步原理
Fig. 3 Synchronized principle of IEEE 1588




图 4 IEEE 1588 同步硬件解码时序
Fig. 4 Time sequencing of hardware decode for IEEE 1588

2.4 电子式互感器同步方式

目前, 电子式互感器与 MU 间一般采用高速串行光纤网互联(兆级), 以 IEC 60044-8 协议实现各光互感器间同步, 其基本同步原理如图 5 所示^[13]。主装置向被同步装置发同步报文, 被同步装置收到同步报文后, 根据报文收到的时刻 T2 推算出主机同步采样点 T1(也有的直接采用 T2 作为同步采样

点), 对本机采样值进行 T1 插值以实现同步。为简化处理, 可采用现场可编程门阵列(FPGA)实现高速串口的收发和同步点的锁存。电子式互感器同步方式不依赖于对时网络, 具有较高的可靠性, 不仅在光电流互感器中得到应用, 部分厂家还扩展到分散式母线保护、变压器保护和数字化变电站系统。但是该方案依托于高速串行光纤网, 不同厂家对于采样时刻的选择、报文波特率、同步报文协议等应用存在较大差异, 扩展性、互操作性和互换性较差。




图 5 电子式互感器同步原理
Fig. 5 Synchronized principle of electronic instrument transducer

3 装置同步的软硬件实现

近几年来, FPGA 的应用简化了装置的同步处理逻辑。深圳南瑞公司推出的 WB-800 系列数字化变电站硬件平台采用了 1 片 FPGA 芯片即集成了上述所有的同步方案, 如图 6 所示。




图 6 FPGA 同步解码器
Fig. 6 FPGA decode of synchronized clock source

在数字化变电站中一般有互为备用的全站同步时钟源, 以深圳南瑞 PRS-7391 装置为例, 该装置可通过硬件 FPGA 自动实现秒脉冲发出或 IRIG-B 码发出, 通过光纤以太网口发出带有校时时标的 IEEE 1588 报文。

对侧校时子机装置的 FPGA 对序列脉冲(包括电子式互感器串行编码)或 IEEE 1588 报文进行硬件解码, 解码后对 FPGA 中的主时钟计数器进行锁存, 软件读取当时 FPGA 中的主时钟计数器计数值并与锁存值进行比较, 补偿后即可实现同步。子机采用 IEEE 1588 同步的基本软件流程如图 7 所示。

采用 WB-800 平台的 BP2C-D 型分散式母线保护装置可根据同步校时方式的不同进行灵活组合以适应不同的工程应用需要。子机既可接收全站同步时钟源发来的秒脉冲进行同步, 亦可以主机 IEEE 1588 报文进行区域采样点插值同步(IEEE 1588 通道和数据通道复用), 或以主机 IEEE 1588 报文实现同步时钟源同步(仅适用于子机主机一一对应的

应用)。经工程实际测量,不同方案的同步采样精度均可达到 $1 \mu\text{s}$ 。




图7 IEEE 1588 同步流程

Fig. 7 Flow chart of IEEE 1588 synchronization

4 结语

本文分析了数字化变电站中独立于 GPS 的同步时钟源的必要性,并比较了现有几种同步实现方案的特点。在目前数字化变电站的发展水平上,采用秒脉冲(或 IRIG-B)同步系统是可行的,但因其要建立独立的同步网络,全站装置可靠性相应降低,因此必须研究和采用兼容性更高的 IEEE 1588 同步方案。合理的同步时钟源应同时具备秒脉冲输出和 IEEE 1588 输出,适用于数字化变电站各类产品。

参考文献

- [1] 孙一民,李延新,黎强.分阶段实现数字化变电站系统的工程方案.电力系统自动化,2007,31(5):90-93.
SUN Yimin, LI Yanxin, LI Qiang. A grading solution for building digital station. Automation of Electric Power Systems, 2007, 31(5): 90-93.
- [2] 徐成斌,孙一民.数字化变电站过程层 GOOSE 通信方案.电力系统自动化,2007,31(19):91-94.
XU Chengbin, SUN Yimin. A communication solution of process layer GOOSE in digitized substation. Automation of Electric Power Systems, 2007, 31(19): 91-94.
- [3] 孙一民,陈远生.母线保护装置的 IEC 61850 信息模型.电力系统自动化,2007,31(2):51-54.

SUN Yimin, CHEN Yuansheng. An IEC 61850 standard communication model for bus protection. Automation of Electric Power Systems, 2007, 31(2): 51-54.

- [4] 深圳南瑞科技有限公司. ISA-300 数字化变电站自动化系统技术使用说明书[EB/OL]. [2008-05-01]. <http://www.sznari.com>.
- [5] 深圳南瑞科技有限公司. BP-2C-D 分布式母线保护装置技术说明书[EB/OL]. [2008-05-01]. <http://www.sznari.com>.
- [6] 深圳南瑞科技有限公司. PRS-778-O 微机变压器成套保护装置技术说明书[EB/OL]. [2008-05-01]. <http://www.sznari.com>.
- [7] 王元虎,周东明.卫星时钟在电网中应用的若干技术问题.中国电力,1998,31(2):10-13.
WANG Yuanhu, ZHOU Dongming. Some technical problems of satellite clock applied on power network. China Electric Power, 1998, 31(2): 10-13.
- [8] 李万山,关海昕.用 GPS 校时的 IRIG-B(DC)时间码产生器设计.指挥技术学院学报,1999,10(1):62-66.
LI Wanshan, GUAN Haixin. IRIG-B(DC) clock code generator in GPS timing. Journal of the Academy of Equipment Command & Technology, 1999, 10(1): 62-66.
- [9] 张向荣. IRIG-B 格式时间码解码接口卡电路设计.单片机与嵌入式系统应用,2001(9):30-32,35.
ZHANG Xiangrong. The design of IRIG-B serial time decode format connection card circuit. Microcontrollers & Embedded Systems, 2001(9): 30-32, 35.

- [10] 曾祥君,尹项根,林干,等.晶振信号同步 GPS 信号产生高精度时钟的方法及实现.电力系统自动化,2003,27(8):49-53,89.
ZENG Xiangjun, YIN Xianggen, LIN Gan, et al. Clock of high accuracy implemented by crystal oscillator in synchronism with GPS-clock. Automation of Electric Power Systems, 2003, 27(8): 49-53, 89.
- [11] Proceedings of Workshop on IEEE 1588: Standard for a precision clock synchronization protocol for networked measurement and control systems, September 24, 2003, Gaithersburg, MD, USA.
- [12] IEC 61588 Precision clock synchronization protocol for networked measurement and control systems. 2004.
- [13] IEC 60044-8 Instrument transformers; Part 8 electronic current transformers. 2002.

刘慧源(1970—),男,工程师,主要研究方向:变电站建设和管理。

郝后堂(1974—),男,通信作者,硕士,工程师,主要研究方向:微机保护和变电站综合自动化设备。E-mail: haoht@sznari.com

李延新(1971—),男,硕士,工程师,主要研究方向:微机保护和变电站综合自动化设备。

Research on a Synchronism Scheme for Digital Substations

LIU Huiyuan¹, HAO Houtang², LI Yanxin², SUN Bin²

(1. Inner Mongolia Power Group, Huhhot 010020, China;

2. State Grid Electric Power Research Institute, Nanjing 210003, China)

Abstract: Based on the requirement for digital substation development, the digital substation data sharing demand is analyzed, its need for the synchronized clock source designed, and the implementation scheme for the synchronoclocks and the difference among them discussed. Finally, a plan for the rational solution with the field programmable gate array (FPGA) is proposed.

Key words: digital substation; clock source; sampling synchronism