| 一种实现高速异步FIFO的FPGA方法 |
| |
| 引用本文： | 黄忠朝,赵于前.一种实现高速异步FIFO的FPGA方法[J].计算机工程与应用,2010,46(3):13-15. |
| |
| 作者姓名： | 黄忠朝 赵于前 |
| |
| 作者单位： | 中南大学,信息物理工程学院,生物医学工程系,长沙,410083 |
| |
| 基金项目： | 高等学校博士学科点专项科研基金No.200805530185~~ |
| |
| 摘 要： | 在跨时钟域传递数据的系统中，常采用异步FIFO（First In First Out，先进先出队列）口来缓冲传输的数据，以克服亚稳态产生的错误，保证数据的正确传输。但由于常规异步FIFO模块中的RAM存储器读写寻址指针常采用格雷码计数器以及“空满”控制逻辑的存在，将使通过这两个模块的信号通路延时对整个模块的工作频率造成制约。提出了一种在FPGA内实现高速异步FIFO的方法，该方法针对不可能产生满信号的高频系统，通过省略“满”信号产生模块和多余的存储器位深来简化常规的FIFO模块，而只保留“空”信号产生模块。仿真和综合设计结果表明，整个模块的工作频率得到一定提高。
|
| 关 键 词： | 现场可编程门阵列（FPGA） 亚稳态 格雷码 高速FIFO |
| 收稿时间： | 2009-10-12 |
| 修稿时间： | 2009-12-11
|
Implementation method of high-speed asynchronous FIFO using FPGA |
| |
| HUANG Zhong-chao,ZHAO Yu-qian.Implementation method of high-speed asynchronous FIFO using FPGA[J].Computer Engineering and Applications,2010,46(3):13-15. |
| |
| Authors: | HUANG Zhong-chao ZHAO Yu-qian |
| |
| Affiliation: | (Department of Biomedical Engineering,School of Info-Physics and Geomatics Engineering,Central South University,Changsha 410083, China) |
| |
| Abstract: | To overcome the metastability and ensure the validation of data transfer,the asynchronous First In First Out(FIFO) modules are often used to buffer data in systems with data transfers crossing clock domains.Because of the existence of the addressing pointers,which often adopt Gray-code counters,and the full & empty generation logic in a usual asynchronous FIFO module,the signals passing two modules may suffer large delay.As a result,the working frequency of the whole module is limited. Based on a premise th... |
| |
| Keywords: | Field-Programmable Gate Array(FPGA) metastability gray-code high-speed FIFO |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
| 点击此处可从《计算机工程与应用》浏览原始摘要信息 |
|
点击此处可从《计算机工程与应用》下载全文 |
