计算机CPU芯片散热技术研究

在对计算机CPU散热技术研究的重要作用进行分析的基础上,探讨了当前计算机CPU芯片风冷散热技术及其特点。最后,结合具体的设计实例,采用温度数值模拟软件对之进行了模拟分析,得到了CPU芯片散热器性能随着其结构尺寸变化的规律,为提高CPU散热性能起到一定的参考。     

一种CPU芯片硬件验证调试平台的设计与实现

给出了CPU芯片硬件验证调试平台的一种具体设计方案．该验证调试平台在设计方法上采用了程序性在线测试方法．该平台构建了CPU芯片的运行环境，能够控制CPU芯片输入脉冲单拍／多拍或连续运行，并且在CPU芯片的运行过程中可以监测CPU芯片内部寄存器的内容．该平台的实现不仅有益于CPU芯片的设计和调试，而且能够作为CPU芯片设计教学系统以及嵌入式系统开发平台．     

CPU温度警世录

计算机工作时,如果CPU内部的集成电路温度过高,将不能正常运行,并会直接影响计算机的稳定性。而CPU温度的高低,与CPU的发热与散热有着紧密的联系。早先的8086、286、386等因CPU工作频率较低,发热问题还不严重。当时的CPU一般都焊接在电路板上,封装面积不大（往往比主板的主控制芯片还小些）,也没有专用的散热装置,从表面上看,CPU与其他芯片区别不大。随着CPU运行频率的不断提高,CPU的发热和散热问题也日益得到重视。从486开始,一些CPU上开始出现散热片,到了486DX4／100出台时,散热风扇已成为CPU必不可少的散热工…     

新闻直击

由北京多思公司研制的中国64位通用CPU微处理器芯片已经通过华大集团测试,据多思董事长兼总经理刘大力介绍,10月中旬国家科技部将组织测试。北京多思科技工业园股份有限公司从1985年以来,连续16年致力于中国CPU的开发研制工作,创建了MISC宏指令集计算机体系结构的思想和方法,先后组织1500余人,90余家单位参加中国CPU的研发工程,建立了EDA开发环境,完成8代MISC体系结构CPU的研发,其中可重组体系结构的芯片研究已经走在世界前沿,3代产品样机通过国家级测试验收。     

信息沙龙

[本刊讯]英特尔 Intel公司宣布他们将推出一种新的技术,这就是可以让PC制造厂商利用BIOS芯片的可擦写升级技术,来修正CPU的错误。这样就可以不用象以前那样更换CPU了。这种新技术名为 Called En-crypted Microcode,使用这种技术后,计算机的BIOS芯片会在运行时通知CPU在面对错误时如何进行处理和修正。据说已经有几家OEM制造厂商准备考虑使用该项新技术。     

硬件软件

Intel 公司正在为大大小小的各种计算机预备新型的 CPU,其中包括服务器用的带高速缓存的 CPU 和200MHz 笔记本电脑用芯片。 Intel计划在今年上半年推出为服务器设计的、     

CPU之超频大法

超频是眼下计算机硬件发烧友谈论最多的话题,从Intel公司的微处理器到AMD、Cyrix的芯片,从CPU到图形加速卡到SDRAM,无所不超。但大家最热衷的还是CPU的超频,为什么?因为CPU是计算机的心脏,也是显示计算机运行速度的最重要指标。能否将自己的CPU稳定地、运行良好地超到一个恰当的频率,是许多玩家刻意追求的时尚。那么怎样才能超得最好、最稳?超频又     

基于DSP运动控制器的PCI总线设计

运动控制器设计是基于计算机标准PCI总线的,它是把具有开放体系结构,独立于计算机的运动控制器与计算机相结合构成.采用运算能力强的DSP芯片作为CPU,32位的PCI总线为硬件接口.设计了以PCI9052为接口芯片的PCI总线接口方案,详细描述了PCI9052的配置方法,并为PCI总线开发了驱动程序和上位机通讯应用程序,实现了从上位机到DSP运动控制器的高速数据传输.     

微机监控器及其应用

我们在武汉钢铁公司炼铁厂二号高炉用微机控制称量补差时,曾经遇到了一个十分棘手的问题——型计算机本身不稳定。我们先用SYM—Ⅰ型单板机(CPU为6502芯片)在排除了很多干扰的情况下,连续稳定运行时间仅几十小时,改用TP801单板机(CPU为z80芯片),稳定运行时间有所延长,最长也没有超过     

新品

Adidas智能芯片跑鞋Adidas公司一边继续把自2001年兴起的复古风潮引向极致:一边又逆势而动,把计算机芯片技术带入了运动鞋的流行文化。最近顶着“世界首款智能芯片跑鞋”名头的adidas_1上市了,其内块微型CPU和一个笑构成智能减震系统     

支持多机环境的片上Cache的设计与实现

Cache是高性能微处理器解决CPU和存储器速度差异问题的有效措施之一。在共享存储器的多机环境下，共享数据在多个处理器的片上Cache中分布，Cache间维持数据一致性成为关键。该文讨论了32位嵌入式微处理器“龙腾R2”的Cache的设计和实现和支持多机环境的Cache一致性实现方法，并给出了实现的结果。     

基于龙芯2F处理器的硬件验证平台的设计与实现

针对高性能处理器龙芯2F的逻辑验证和性能测试,本文设计和实现了一套硬件验证平台环境,既能验证处理器流片前的逻辑功能,也能测试处理器流片后的性能指标。实验结果表明,本文设计的硬件验证平台能够有效验证龙芯2F处理器的各项功能和性能指标。     

基于GTK+的嵌入式图形系统性能优化研究

现有GTK+on DirectFB图形系统对硬件加速的优化不够,在国产嵌入式平台上开发的图形系统性能偏低。为此,提出图形系统的性能优化方法。优化图形构件的存储分配策略,用于减少CPU访问显存和内存速度的差异。采用绘图指令的底层扩展方法,提高椭圆填充、多边形填充等扩展绘图指令的执行效率。测试数据表明,在开启硬件加速情况下,构件存储分配优化策略可使CPU绘图指令的执行速度提高数倍至数十倍,与传统应用层扩展方法相比,扩展绘图指令的底层扩展方法硬件加速比高出5倍左右。     

多处理器系统调试中的互控联控技术

对于针对多处理器系统调试与仿真的要求进行了研究,介绍了多处理器互控联控技术的概念、特点和原理.围绕如何解决处理器同步这一关键问题,分析了基于插桩、基于片上调试和基于硬件信号传递3种同步实现方案.在实际开发过程中这些方法和技术被证明是有效和可行的.     

求解带有预放置矩形块的布局问题的启发式算法*

在超大规模集成电路设计中,一些特别重要的部件,如RAM、ROM、CPU等经常被优先放置,而其他元件则被两两互不重叠地放置在芯片的剩余区域.这类问题能被形式化为带有预放置矩形块的布局问题.基于占角和最大穴度优先的放置策略,为该问题的快速求解提供了一种高效的启发式算法.算法的高效性通过应用于标准电路MCNC得到了验证.     

Metaheuristics based on decision hierarchies for the traveling purchaser problem

In this paper we address the traveling purchaser problem, an NP‐hard problem that generalizes the traveling salesman problem. We present several metaheuristics that combine genetic algorithms and local search. The genetic algorithms are induced by different hierarchic orderings of the decision making regarding the route and the acquisition of the items. Computational experiments were carried out with benchmark instances and the results show that the proposed metaheuristics are a suitable tool to solve high‐dimensioned instances for which the exact methods do not provide solutions within a reasonable CPU time. For several instances, best new upper bounds for the optimum value of the objective function were obtained.     

基于DELPHI的CPU仿真及其连线与数据传递技术研究

结合虚拟技术,文章提出了利用面向对象技术仿真CPU的思路。首先讨论了CPU内各集成电路的可视化,CPU的内部运算逻辑的实现,汇编语言的识别和排错,文件的编辑与存储等,然后着重就实现数据动态传递的方法、器件间数据变动的实时监测和器件与器件的连线等问题进行了讨论,提出了自己的设计思路。整个系统在BORLAND公司的DELPHI6.0开发平台上完成。     

基于FPGA的USB3.0通信架构设计与实现

针对USB设备与主机通信存在的带宽瓶颈问题,设计一款基于USB3.0协议的高速通信架构,为嵌入式设备与PC之间的USB数据高速通信提供一种可选方案。本设计采用Cypress的EZ-USB FX3芯片作为USB的外设控制器,以FPGA作为整个硬件系统的主控芯片,通过对FPGA硬件系统进行设计,对设备固件进行设计与调优,该架构支持USB 2.0/3.0接口自适应,能够实现主机、国产嵌入式CPU、SRAM之间的两两可变帧长通信,硬件传输速度达到360 MB/s,数据连续传输速度达到148 MB/s。     

FMM算法在Cell/B.E.处理器上实现的分析与验证

FMM算法[1]是基于树结构的,用于解决多体问题(N-Body)的经典算法。它将N-Body问题的计算复杂度由O(N2)降为O(N),并且能达到任意精度。通用CPU在计算规模较大的N-Body问题时需要耗费大量的时间。为了加速算法的执行,本文对FMM算法在Cell/B.E.处理器上的实现进行了分析与验证。首先从功能上将FMM算法分解为八个核心过程,在此基础上根据计算特点的不同,对八个核心过程进行归类,最后选取其中有代表性的核心步骤,阐述了其在Cell/B.E.上实现的可行性问题,以及部分核心步骤的设计和实现过程。实验结果表明,选定的FMM算法核心步骤在Cell/B.E.上可以获得相对通用CPU较高的加速比。