系统硬件设计新方法的研究

分析了系统硬件设计传统方法所存在的问题,给出了采用硬件描述语言来设计系统硬件电路的新方法,并分析了这种新的设计方法所具备的优越性     

硬件木马技术研究综述

集成电路芯片在设计、制造及使用过程中都可能会被植入硬件木马,电子设备的安全受到极大威胁。近年来,硬件木马的设计和检测技术逐渐受到重视,已成为研究热点。首先分析了硬件木马的特性和概念,然后在介绍硬件木马主要分类方法的基础上,提出了用于评价硬件木马隐藏特性的功能分散粒度、激活概率和阈值功耗等衡量指标。探讨了几种典型硬件木马的设计思路和检测方法,分析了硬件木马检测方法存在的问题与面临的挑战,最后对硬件木马相关技术的研究与发展提出建议。     

硬件描述语言（HDL）与逻辑系统设计

本文介绍了当前流行的两种硬件描述语言－ＶＨＤＬ与ＶｅｒｉｌｏｇＨＤＬ。给出了利用硬件描述语言进行逻辑系统设计的流程和方法，与传统设计方法进行了比较。     

利用VHDL语言设计调度电话记录仪

介绍了调度电话记录仪的简单工作原理,讨论了采用VHDL硬件描述语言设计调度电话记录仪的方法,并指出这种设计方法的优越性。     

CCM3118的硬件评估系统设计

给出了CCM3118的硬件评估系统的最小支撑系统,外扩FLASH及SRAM、以太网、USB、液晶等模块的硬件设计方法;重点讨论了利用CPLD解决在高速总线下片选译码的稳定性问题;简要阐述了硬件测试基本方法及各硬件模块的驱动程序设计框架。     

硬件描述语言在数字系统设计中的应用

硬件描述语言（VHDL）是数字系统高层设计的核心,是实现数字系统设计新方法的关键技术之一。本文介绍了硬件描述语言的功能特点,并通过彩灯控制系统的设计过程（给出了仿真结果）,介绍应用硬件描述语言及自动综合系统以自顶向下的方法进行大规模数字系统设计的过程,揭示了硬件描述语言设计数字系统、逻辑综合和仿真等技术在数字系统设计中的重要地位和作用。     

SCSD在SoC原型验证中的应用及其改进

以软件编译式系统设计方法学为基础,提出了片上系统(SoC)的原型验证流程,并用Handel-C描述SoC原型,直接实现在原型硬件上．为了验证该流程,用SCSD的软件工具、RC1000和RC200搭建了一个SoC原型验证系统的样机,在样机上完成了Lena图像处理SoC的原型验证．在反复试验的基础上,改进了SoC原型验证流程,并设计出了新的原型电路板．     

微机控制系统复位方法的研究

介绍了计算机控制系统的几种复位方法，着重讲述了应用于智能数据采集系统中的一种硬件自动自动复位的新方法，分析了其硬件电路及工作原理，同时提供了类似的硬件设计新方案。     

硬件描述语言(HDL)与逻辑系统设计

本文介绍了当前流行的两种硬件描述语言———ＶＨＤＬ和ＶｅｒｉｌｏｇＨＤＬ。给出了利用硬件描述语言进行逻辑系统设计的流程和方法,与传统设计方法进行了比较。     

分组密码的硬件实现

从硬件设计角度提出对分组密码设计的要求。通过对R ijndael算法的分析得到分组密码算法的通用运算部件,分别从提高速度和降低成本两方面逐一分析各部件的硬件实现方法同时考虑了芯片资源的分布特点.论文最后通过对R ijndael算法高速度和低成本两种实现方法的具体参数对比,提出面向硬件的分组密码设计.     

一种SOC软硬件协同验证方法的设计

SOC设计验证方法性能的优劣直接影响到芯片设计质量和设计效率,在归纳总结软硬件协同验证测试技术、方法和调试技巧基础上,设计了一种基于C语言和串行接口的软硬件协同验证测方法.SOC设计实践证明,该方法透明、简便、高效,测试代码可重复使用,可以广泛用于各种类型的SOC系统设计.     

硬件描述语言(VHDL)与数据加密的实现

介绍了硬件加密的优越性,并提出采用VHDL语言来设计一种单钥密码系统的方法,其硬件实现容易,处理速度快,实时性好,密钥管理方便,而且体积小。     

基于FPGA的背包问题的求解

采用Handel-C语言对基本遗传算法和改进的遗传算法进行编程来求解背包问题,并且给出了应用这两个算法的具体步骤.通过对实例仿真实验,改进的遗传算法明显提高了算法的全局搜索能力和收敛速度,验证了算法的有效性,并且最终在FPGA上实现对背包问题的求解.     

软件无线电中8PSK信号的下变频实现

介绍了可编程数字下变频器件HSP50214B的内部结构、功能模块及其在全数字接收机中的应用，其后结合一种实际的信号，重点论述了下变频实现各模块的设计过程，最后参照下变频编程写入的时序逻辑，简要给出如何使用硬件描述语言对其控制字进行编程，从而实现了其在硬件系统中的应用。     

基于FPGA的多功能LED控制器设计

介绍了LED控制器实物的使用价值,根据LED发光二极管和水银开关工作原理,利用VHDL硬件编程语言设计了一种基于FPGA的LED控制器.阐述了基于FPGA的LED控制器的各模块设计以及整体架构.该设计使用方便并且具有较好的应用前景.     

跨时钟域间数据高速传输的设计与实现

为了解决数字集成电路中跨时钟域间数据高速传输的问题,基于可编程逻辑器件提出一种利用格雷码判断先进先出存储器空满状态的思想及方法,并给出关键部分的硬件描述语言程序。相对于传统设计而言,跨时钟域传输的格雷码指针无需再次转化成二进制指针,而是同步到对方时钟域直接进行比较,这样既能减少逻辑资源的消耗,也能同时提高系统性能。     

媒体处理器软硬件协同仿真验证平台

为了加快媒体处理器设计的软硬件协同仿真速度,基于可配置平台的软硬件协同设计方法,建立了一个通用媒体处理器的软硬件协同仿真和验证平台.该平台由可配置的硬件子平台和软件子平台组成,通过平台的配置性和重用性来进行媒体处理器设计的验证.采用此平台进行了32位媒体数字信号处理器MediaDSP3200的功能验证和应用程序开发.实验结果表明,该平台加快了媒体处理器设计的仿真验证过程,与硬件描述语言(HDL)软件仿真器相比,平台仿真速度快7～15万倍;利用软件子平台对硬件子平台的控制,实现了硬件仿真验证中难以实现的调试功能.     

Verilog程序的命题投影时序逻辑符号模型检测

为了保证以Verilog硬件描述语言设计的片上系统的正确性,提出了Verilog程序的符号模型检测方法．依据形式化操作语义将Verilog程序建模为有限状态机,将设计规范用命题投影时序逻辑公式描述,并采用命题投影时序逻辑符号模型检测工具对程序进行验证,从而证明片上系统满足设计规范．以Verilog程序描述的四位同步二进制计数系统的验证实例表明,Verilog程序的命题投影时序逻辑符号模型检测方法是可行的．     

Hardware-Software Co-Simulation for SOC Functional Verification

A hardware-software co-simulation method for system on chip (SOC) design is discussed. It is based on an instruction set simulator (ISS) and an event-driven hardware simulator, and a bus interface model that is described in C language provides the interface between the two. The bus interface model and the ISS are linked into a singleton program the software simulator, which communicate with the hardware simulator through Windows sockets. The implementation of the bus interface model and the synchronization between hardware and software simulator are discussed in detail. Co-simulation control of the hardware simulator is also discussed.