DDS信号产生电路相位噪声的分析

相位噪声是制约DDS用于高稳定频率源的的关键指标。文中定量给出了DDS内部相位截断误差、幅度量化误差、DAC以及参考时钟源对相位噪声的影响，并着重分析了DDS外围电路对相位噪声的影响，讨论了相位噪声恶化的原因，给出了进行电路设计时需要注意的一些事项，对设计低相噪DDS信号产生电路有很大的帮助。     

一种高精度直接数字式频率源的设计

直接数字频率合成(DDS)是近年来发展非常迅速的一种新型频率合成技术，它具有频率分辨率高、相位噪声低、频率切换时间短等特点。首先简要介绍DDS的工作原理及其性能，然后阐述如何利用AD9851芯片设计一个高精度直接数字式合成频率源。     

基于DDS驱动PLL结构的宽带频率合成器设计

结合数字式频率合成器(DDS)和集成锁相环(PLL)各自的优点,研制并设计了以DDS芯片AD9954和集成锁相芯片ADF4113构成的高分辨率、低杂散、宽频段频率合成器,并对该频率合成器进行了分析和仿真,从仿真和测试结果看,该频率合成器达到了设计目标.该频率合成器的输出频率范围为594～999 MHz,频率步进为5 Hz,相位噪声为-91 dBc/Hz@10 kHz,杂散优于-73 dBc,频率转换速度为520 μs.     

低相噪DDS信号产生电路的设计

本文介绍了DDS的基本原理以及DDS芯片AD9852的功能特点.详细介绍了一种基于单片机和DDS的频率源电路的软硬件实现方案.利用单片机AT89C51控制DDS芯片AD9852,产生了一个低相位噪声的信号.在进行软硬件设计过程中,总结出了产生低相噪DDS信号的一些注意事项,对设计低相噪DDS信号产生电路有很大的帮助.     

基于DSP控制的直接数字频率合成器的实现

系统地介绍了一种低杂散、低相位噪声、快速捷变频频率合成器的实现途径。提出了使用TMS320VC5409高速DSP作为控制电路，由DDS芯片AD9858构成宽带、低相噪、低功耗数字频率合成器的方案。详细阐述了AD公司最新的内部时钟可达1GHz的高性能DDS芯片AD9858的主要性能及其在快速捷变频频率合成器设计中的应用方法。给出了具体的超宽带应用电路和最终的测试结果，并对如何提高DDS频谱纯度进行了探讨。该数字频率合成器通过编程可方便地实现单点频、线性调频和调相功能，经过实际应用达到了比较满意的效果。     

DDS+PLL宽带频率合成器的设计与实现

采用DDS PLL技术实现频率合成器,其特点是宽频带(3～6 CHz)、小步进(1 kHz)、低相位噪声,频率捷变.对其进行了理论分析,描述了宽频带和小步进的实现方式,相位噪声以及频率捷变的确定问题.频率合成器由DDS、锁相环路、压控振荡器、放大电路、参考信号和数据处理等电路组成.压控振荡器的信号经过功分、分频、下混频,滤波后和晶振信号在锁相环路进行鉴相,生成误差电压来控制VCO的频率,同时通过改变DDS的频率得到小步进、低相位噪声的输出信号.     

时钟3.2GHz直接数字频率合成器的研制

阐述了时钟频率高达3.2 GHz的新型直接数字频率合成器的设计方案,由该方案设计的直接数字频率合成器最高输出频率可达1 500 MHz,并且可以产生线性调频、脉冲步进、调频步进等多种调制信号.通过对该直接数字频率合成器与DDS芯片AD9858进行相位噪声以及杂散进行对比分析,时钟为3.2 GHz的直接数字频率合成器不仅输出带宽得以扩展,其相位噪声在所测试点比AD9858要优10 dB,窄带杂散也较AD9858有很大提高.     

锁相环频率合成器最优环路带宽的选取

锁相环频率合成器环路带宽值的选取直接影响其输出相位噪声。基于此,本文首先介绍了锁相环的基本组成部分,然后分析了晶振、集成锁相芯片和压控振荡器相位噪声对频率合成器环路输出端的噪声影响,从而导出了最优环路带宽计算公式。并且通过基于PE3236芯片的频率合成器的输出相位噪声测量对最优环路带宽公式正确性进行了验证。结果表明:当根据最优环路带宽公式取值时,锁相环频率合成器的输出相位噪声满足实际应用需求。     

L波段直接数字式快跳频率合成器设计

介绍了DDS技术,并且设计出一种基于DDS芯片的快跳频率合成器.它具有工作频率高、频率切换速度快、相位噪声低等特点,有较高的实用价值。     

一种基于PE3236的L波段频率合成器的设计与实现

基于芯片PE3236设计了一种用于L波段的具有低相位噪声性能的频率合成器，分析了环路对相位噪声性能的影响。该频率合成器已经成功运用于分米波仪表着陆设备外场检测仪中。     

直接式频率合成器相位噪声限制因素

频率合成器被称为雷达电子系统的"心脏",其相位噪声对设备和系统的性能影响很大,随着现代雷达技术的不断发展,对频率合成器的低相位噪声提出了较高的要求。文中简单介绍了频率合成器相位噪声的基本概念,基于频率合成器的基本实现方法,阐述了直接式频率合成器相位噪声的限制因素。并通过实践论证了这些限制因素对相位噪声的影响程度,以及介绍了未来频率合成器的发展方向,对低相位噪声频率合成器的工程设计和生产调试具有一定的指导意义。     

频率合成器的相位噪声分析

频率合成器被喻为雷达电子系统的"心脏",其相位噪声对设备和系统的性能影响很大.文中简单介绍了频率合成器相位噪声的基本概念.基于频率合成器的基本实现方法,分析了频率合成器中的相位噪声,通过实例说明了不同合成方式频率合成器的相位噪声.时频率合成器的低相噪声设计的工程实现有一定的指导意义.     

现代频率合成中的锁频环实验研究

压控振荡器（VCO）是合成器中的关键器件之一，其噪声特性直接影响合成器的相位噪声和环路动态特性。在锁相合成器中，特别是宽带合成器中，对VCO采用附加锁频环进行稳频控制，明显地优化了合成器载频中远区的相位噪声，锁频环已成为先进合成器的关键技术。该文描述了锁频环（FLL）的原理，对锁频环的环路特性和相位噪声进行了理论分析，并以C波段合成器为例，给出了常规小数锁相环和小数锁相附加锁频环的实验研究结果。实验证明锁频环对优化合成器中远区相位噪声效果明显。     

基于DDS的DTMF软件合成器

介绍了一种基于ＤＤＳ的ＤＴＭＦ软件合成器之工作原理及其实现,分析了时钟相位噪声、杂散噪声、相位截断误差对输出滤形的影响。这种基于ＤＤＳ的ＤＴＭＦ软件合成器的输出频率步进均匀,频率分辨率高,可产生任意频偏的ＤＴＭＦ信号,适用于ＤＴＭＦ电路的计算机测控系统。     

频率合成器的相位噪声分析

频率合成器广泛应用于现代各种电子设备中,甚至被人们喻为众多电子系统的"心脏"。其性能好坏直接影响通信设备的性能,尤其是影响接收机的灵敏度和选择性。对频率合成器相位噪声的概念进行了简单的阐述。从锁相环的分析模型出发,介绍相位噪声的特性,分析了影响相位噪声的各种主要因素,并提出了提高频率合成器相位噪声性能的一些基本方法。通过实例介绍了环路滤波器参数的选择与计算。     

基于Delta-Sigma技术的直接数字频率发生器的设计

直接数字频率合成技术(DDFS)具有很好的频率渐变与很高的频率分辨率,然而该技术却伴随着严重的谐波噪声,主要的谐波噪声是相位截断噪声。该文将介绍一种新型的DDFS结构,该结构采用了Delta-Sigma噪声整形技术,有效地减少由相位截断引入的噪声。经测试,信号的信噪比可以大于60dB,同时减小了硬件的复杂性。     

低相噪硅雷达射频频率源的研究与设计

分析了频率源中各个模块的噪声传递函数,确定影响近端噪声的模块分别是鉴频鉴相器-电荷泵(PFD-CP)、分频器;在默认分频器相位噪声为-158dBc/Hz,通过matlab建模推断,需要PFD-CP模块在10kHz频偏处的输入噪声达到-143dBc/Hz,才能实现频率源输出信号在10kHz频偏处相位噪声-107dBc/Hz。采用0.18μmSiGe BiCMOS工艺,设计了整块芯片,着重优化了PFD-CP模块的输入噪声,经过spectre仿真,PFD-CP模块的输入噪声为-146dBc/Hz,经过实测,输出信号在10kHz频偏处相位噪声为-108dBc/Hz,达到设计预期。     

基于比较测试方法的高性能频率源模块设计。

采用一种简单的比较测试方法——用双音和高斯白噪声干扰模拟相噪特性,可以较全面地分析无线通信系统对相噪指标分配的要求。文中借助cdma2000基站射频系统详细地分析了频率源的相噪指标对矢量调制系统性能的影响,并比较了直调式和超外差式两种发信机的特性。基于这种比较测试方法的结果,研制了高性能集成锁相频率源模块,其实测结果表明锁相频率源模块性能优良,完全满足cdma2000基站系统指标要求。     

A direct-digital synthesizer with improved spectral performance

The authors present a modified direct-digital synthesizer which uses noise shaping to reduce the effects of phase-accumulator truncation on the output spectrum. The discrete spectral disturbances associated with this truncation error are strongly reduced with the proposed method, making the synthesizer suitable for high-performance signal processing. The proposed architecture uses first-order noise shaping. Higher order noise shaping can also be used if required. The modified circuit offers considerable improvement in the synthesizer performance when the generated frequency is low with respect to the clock frequency     

一种相位开关型分频器电路的噪声分析

介绍了一种相位开关型分频器电路的噪声分析方法。这种方法基于频率综合器的频域模型,能比较准确地预测分频器的相位噪声和它对整个频率综合器相位噪声的影响。分频器电路采用0.18μm CM O S工艺设计,用于W CDM A通讯系统中。在分析过程中,针对此电路的相位开关结构,提出了一些改进其噪声性能的方法。最后用仿真结果进行分析验证,仿真结果和理论相符合。