约束重编程单元数量的忆阻器阵列闭环重映射算法

忆阻器阵列能够有效地加速神经网络中的矩阵运算,但会受到老化的影响,导致忆阻器阵列计算精度不满足要求.为了继续使用忆阻器阵列,提出一种基于重编程忆阻单元数量约束的闭环重映射算法.首先根据忆阻器阵列的老化分布得出行偏差矩阵;然后以行偏差矩阵中的最小值为起始点开始映射,直至重映射关系形成闭环;通过在映射过程中设置行偏差约束,使得重映射后的行偏差总和尽可能小,达到提高计算精度的目的;通过对重编程单元数量进行约束,尽可能减少需要重新编程的忆阻单元数量,减轻重编程造成的忆阻器阵列老化.在Pytorch上采用MINST数据集进行仿真测试的实验结果表明,所提算法不仅能够有效地提高忆阻器阵列的计算精度,而且与国际上同类方法相比,在达到相同计算精度的前提下,最多可以减少75.43%的重编程单元数.     

基于忆阻器交叉阵列的卷积神经网络电路设计

由于在神经形态计算方面具有优良的性能,忆阻器交叉阵列引起了研究者的广泛关注.利用忆阻器与传统器件提出了1个改进的忆阻器交叉阵列电路,可以准确地存储权重与偏置,结合相应的编码方案后可以运算点积操作,并将其用于卷积神经网络中的卷积核、池化与分类器部分.利用改进的忆阻器交叉阵列和基于卷积神经网络本身拥有的高容错性,还设计了1个忆阻卷积神经网络结构,可以完成1个基本卷积神经网络算法.在卷积操作后直接存储模拟形式的计算结果,使得卷积操作与池化操作之间避免了1次模数-数模转换过程.实验结果表明:设计的面积为0.852 5cm\\+2芯片上的运算性能是1台计算机速度的1 770倍,在面积基本相当的前提下,性能比前人设计的电路提高了7.7倍.设计存在可以接受的微小识别误差开销,与软件运行结果相比,此电路在每个忆阻器存储6b或8b信息的情况下平均识别误差分别只增加了0.039%与0.012%.     

忆阻器状态逻辑中与操作的高效设计与实现

作为电阻、电容、电感之外的第4种基本电路元件,忆阻器自2008年被发现以来受到学术界和产业界的广泛关注.忆阻器的阻值记忆效应和纳米工艺制造方式使其被认为可用于构建未来更大容量和密度的存储器,逐渐替代FLASH等现有存储器件.除存储功能外,HP公司在2010年《Nature》上发表的文章表明,忆阻器还可以通过以蕴含为基础的状态逻辑实现任意逻辑运算.研究了忆阻器状态逻辑的另一种操作——与操作,提出了一种更加高效的与操作实现方法,该方法不需要增加额外的忆阻器,降低了激励电压的复杂性,减小了误差,使运算更加简便高效.最后通过SPICE模拟仿真对提出的方法进行了验证.     

基于3D忆阻器阵列的神经网络内存计算架构

现如今,由于人工智能的飞速发展,基于忆阻器的神经网络内存计算(processing in memory, PIM)架构吸引了很多研究者的兴趣,因为其性能远优于传统的冯·诺依曼计算机体系结构的性能.配备了支持功能单元的外围电路,忆阻器阵列可以以高并行度以及相比于CPU和GPU更少的数据移动来处理一个前向传播.然而,基于忆阻器的内存计算硬件存在忆阻器的外围电路面积过大以及不容忽视的功能单元利用率过低的问题.提出了一种基于3D忆阻器阵列的神经网络内存计算架构FMC(function-pool based memristor cube),通过把实现功能单元的外围电路聚集到一起,形成一个功能单元池来供多个堆叠在其上的忆阻器阵列共享.还提出了一种针对基于3D忆阻器阵列的内存计算的数据映射策略,进一步提高功能单元的利用率并减少忆阻器立方体之间的数据传输.这种针对基于3D忆阻器阵列的内存计算的软硬件协同设计不仅充分利用了功能单元,并且缩短了互联电路、提供了高性能且低能耗的数据传输.实验结果表明:在只训练单个神经网络时,提出的FMC能使功能单元的利用率提升43.33倍;在多个神经网络训练任务的情况下,能提升高达58.51倍.同时,和有相同数目的Compute Array及Storage Array的2D-PIM比较,FMC所占空间仅为2D-PIM的42.89%.此外,FMC相比于2D-PIM有平均1.5倍的性能提升,并且有平均1.7倍的能耗节约.     

基于忆阻器的计算存储融合体系结构研究进展

Memristor is an enabling device with non volatile resistance, low power consumption, high durability, ease of integration, and CMOS compatibility. The stateful logic of memristors can rea lize the true fusion of computing and storage, and is complete in logic, which is expected to break the limitation of Von Neumann architecture and effectively alleviate the memory wall bottleneck. These excellent properties gain memristors great interest from academia and industry. In light of this, this paper summarizes the research progress of application oriented computing storage fusion architecture based on stateful logic. Firstly, the implementation principle and improvement method of state logic are analyzed in detail. Secondly, the state logic design based on the memristor crossbar is reviewed, including the parallel implementation of the basic logics, copy operation and comparison operation, and then the design principle and implementation structure of the data storage structure based on the memristors are summarized. The paper then revisits an application oriented computing storage fusion architecture in detail, and finally summarizes the problems in the research of this direction, and looks forward to the future direction.     

面向电压降的忆阻神经网络精度优化EI北大核心CSCD

由于忆阻器交叉阵列自身的模拟特性可高效实现乘累加运算,因此,它被广泛用于构建神经形态计算系统的硬件加速器.然而,纳米线电阻的存在,会引起忆阻器与纳米线构成的电阻网络出现电压降问题,导致忆阻器阵列的输出信号损失而影响神经网络的精度.分析忆阻器电压降与忆阻器状态、位置,输出电流和输出位置的关系,通过稀疏映射优化电压降,并采用输出补偿进一步提高输出精度.仿真实验的结果表明,该方法可以有效地解决电压降引起的问题,忆阻神经网络在手写数字数据集MNIST的识别率达到95.8%,较优化前提升了33.5%.     

忆阻器交叉阵列及在图像处理中的应用

忆阻器是一种有记忆功能的非线性电阻,其阻值的变化依赖于流过它的电荷数量或磁通量.忆阻器作为第4个基本的电路元件,在众多领域中有巨大的应用潜力,有望推动整个电路理论的变革.文中利用数值仿真和电路建模,分析了忆阻器的理论基础和特性,提出了一种用于图像存储的忆阻器交叉阵列,可以实现黑白、灰度和彩色图像的存储和输出,一系列的计...     

忆阻器阻变机制及其材料研究进展

忆阻器可以将信息存储和逻辑运算整合到一个电子器件上,这将打破传统的冯·诺依曼计算机架构,其应用前景不可估量.首先简述了忆阻器的发展历程及其基本概念;其次综述了忆阻器的阻变机制及其材料的选择,将目前已知的阻变机制主要概括为3类,即阴离子阻变机制、阳离子阻变机制和纯电子机制,同时详细叙述了不同类型材料在忆阻器应用中的特点;...     

基于自选尾数压缩的高能效浮点忆阻存内处理系统

矩阵向量乘法(matrix-vector multiplication, MVM)运算是高性能科学线性系统求解的重要计算内核.Feinberg等人最近的工作提出了将高精度浮点数部署在忆阻阵列上的方法,显示出其在加速科学MVM运算方面的巨大潜力.由于科学计算不同类型的应用对于求解精度的要求各不相同,为具体应用提供合适的计算方式是进一步降低系统能耗的有效途径.展示了一种拥有尾数压缩与对齐位优化策略的系统,在实现高精度浮点数忆阻MVM运算这一基本功能的前提下,能够根据具体应用的求解精度要求选择合适的浮点数尾数压缩位数.通过忽略浮点数尾数权重较小的部分低位与冗余的对齐位的阵列激活,减小运算时阵列及外围电路的能耗.评估结果表明：当忆阻器求解相对于软件基线平均分别有0~10\\+\\{-3\\}数量级的求解残差时,平均运算阵列能耗与模数转换器能耗相对于已有的优化前的系统分别减少了5%~65%与30%~55%.     

基于Temporal rule的忆阻神经网络电路

忆阻器是一种动态特性的电阻,其阻值可以根据外场的变化而变化,并且在外场撤掉后能够保持原来的阻值,具有类似于生物神经突触连接强度的特性,可以用来存储突触权值。在此基础上,为了实现基于Temporal rule对IRIS数据集识别学习的功能,建立了以桥式忆阻器为突触的神经网络SPICE仿真电路。采用单个脉冲的编码方式,脉冲的时刻代表着数据信息,该神经网络电路由48个脉冲输入端口、144个突触、3个输出端口组成。基于Temporal rule学习规则对突触的权值修改,通过仿真该神经网络电路对IRIS数据集的分类正确率最高能达到93.33%,表明了此神经系统结构设计在类脑脉冲神经网络中的可用性。     

基于忆阻器边缘计算的图像分类电路设计

针对边缘智能设备低功耗、轻算力的要求,采用新型存算一体器件—–忆阻器作为基础电路元件,设计低功耗图像识别电路.该电路采用多个忆阻卷积层和忆阻全连接网络串联的方式,获得较高的识别精度.为了减小忆阻卷积层计算所需的忆阻交叉阵列的行尺寸与列尺寸的不平衡,同时降低输入电压方向电路的功耗,将输入电压反相器置于忆阻交叉阵列之后.所设计电路可以将完成忆阻卷积网络运算所需的忆阻交叉阵列的行大小从2M+1减少至M+1,同时将单个卷积核计算所需的反相器的数量降至1,大幅度降低忆阻卷积网络的体积和功耗.利用数学近似,将BN层和dropout层计算合并到CNN层中,减小网络层数同时降低电路的功耗.通过在CIFAR-10数据集上的实验表明,所设计电路可以有效地对图像进行分类,同时具备推理速度快(136 ns)和功耗低的优点(单个神经元功耗小于3.5 uW).     

忆阻细胞神经网络在车牌定位中的应用

将新型的电路元件忆阻器与传统细胞神经网络相结合,构建出体积小、功耗低、计算速度快的忆阻细胞神经网络。用该网络实现对车牌图像定位的预处理,对应的计算机仿真结果验证了方案的有效性。提出的忆阻细胞神经网络将提高硬件电路实现的集成度,同时也有利于车牌识别速度和效率的提高。     

时滞忆阻神经网络动力学分析与控制综述

忆阻器(Memristor)是一种无源的二端电子元件, 同时也是一种纳米级元件, 具有低能耗、高存储、小体积和非易失性等特点. 作为一种新型的存储器件, 忆阻器的研制, 有望使计算机实现人脑特有的信息存储与信息处理一体化的功能, 打破目前冯·诺伊曼(Von Neumann)计算机架构, 为下一代计算机的研制提供一种全新的架构. 鉴于忆阻器与生物神经元突触具有十分相似的功能, 使忆阻器得以充当人工神经元的突触, 建立起一种基于忆阻器的人工神经网络即忆阻神经网络. 忆阻器的问世, 为人工神经网络从电路上模拟人脑提供了可能, 必将极大推动人工智能的发展. 此外, 忆阻神经网络的硬件实现及信号传递过程中, 不可避免会出现时滞与分岔等现象, 因此讨论含各种时滞, 如离散、分布、泄漏时滞以及它们混合的时滞忆阻神经网络系统更具有现实意义. 首先介绍了忆阻器的多种数学模型及其分类, 建立了时滞忆阻神经网络(Delayed memristive neural networks, DMNN)的数学模型并阐述了其优点. 然后提出了处理时滞忆阻神经网络动力学行为与控制问题的两种思路, 详细综述了时滞忆阻神经网络系统的稳定性(镇定)、耗散性与无源性及其同步控制方面的内容, 简述了其他方面的动力学行为与控制, 并介绍了时滞忆阻神经网络动力学行为与控制研究新方向. 最后, 对所述问题进行了总结与展望.     

忆阻器存储研究与展望

随着信息呈现爆炸式增长,而CMOS的工艺尺寸逐步接近其理论极限尺寸,新型纳米级存储器件的需求日趋迫切.忆阻器被认为具有替代动态随机存储器,适应海量存储的巨大潜力.在综述忆阻器与忆阻系统概念的产生与发展的基础上,讨论忆阻器作为存储单元的特性,综述了忆阻器的阻变存储结构以及相对应的读写方法.在总结分析目前研究存在问题的基础上,探讨了今后的研究方向.     

忆阻混沌系统的有限时间控制

忆阻器作为电路中的第四个基本元件,于1971年由蔡教授提出。忆阻器是非线性的,具有很多特殊的属性。目前,基于忆阻器的电路设计成为研究热点,基于忆阻器的混沌系统也吸引了很多学者的关注。基于有限时间稳定的思想,研究了一类五阶忆阻混沌系统的全局稳定性及有限时间镇定问题,设计了非连续的状态反馈控制器,使得忆阻混沌系统全局指数稳定。仿真实验结果验证了该方法的正确性和有效性。     

基于忆阻器的矩形波信号发生器

利用忆阻器独特的电路学性质,设计了一个基于忆阻器的新型矩形波信号发生器。电路中不含有分立的电容元件,输出波形频率和幅值精确可调。用PSPICE进行仿真分析,仿真结果验证了该方案的有效性。     

基于忆阻器的迟滞比较电路研究

研究了惠普忆阻器的电荷控制模型,并构建了其SimuIink模型,给出了相应的仿真结果。最后设计了一种基于忆阻器的迟滞比较电路,建立了其SimuIink仿真模型,分析了其仿真结果。此电路简单易用,能应用于多种电路,比如方波和锯齿波产生电路等。它在电路尺寸、电路功耗等方面都有优势。     

基于改进忆阻器的高通滤波器设计与仿真

针对传统的忆阻器模型存在不能很好地与HP实验室提出的忆阻器物理模型中忆阻器的阻值变化特点相符的问题,提出了一种改进的带有阈值电压的忆阻器模型,该模型能很好地模拟忆阻器的"激活"现象,其特性与HP实验室的忆阻器物理模型相符;基于该改进模型设计了一种高通滤波器电路,该电路通过改变忆阻器阻值控制电路的输出信号来改变忆阻器的阻值,从而实现了滤波器截止频率的调节。SPICE仿真结果验证了设计的正确性。     

基于MNIST的忆阻神经网络稳定性研究

为了探究忆阻器的稳定性问题对忆阻神经网络性能的影响,基于等效电阻拓扑结构的忆阻器模型,搭建了一个将忆阻器作为突触的BP神经网络,并利用MNIST数据集对该网络进行训练和测试。忆阻器的稳定性问题通过设置忆阻器参数波动来模拟,最终发现忆阻器一定程度内的性能波动会促进神经网络的收敛,但波动过大则会降低网络的收敛速度。为了表征波动的临界程度,测得了基于忆阻器模型的各参数的最大波动范围,并进一步计算出忆阻器件工艺层次参量的取值范围,为忆阻神经网络硬件化中忆阻器件的工艺制造和选用提供了参考。     

一种基于忆阻器的新型曝光量传感器

为了增大曝光量传感器的测量范围,提出了一种基于忆阻器的新型曝光量传感器设计方案。该传感器主要由光敏电阻、限流电阻和忆阻器组成。光敏电阻的阻值随着光照度的变化发生改变,引起回路电流和电荷量发生变化。基于记忆效应,忆阻器利用其阻值来表征物体被辐照时光照度在一段时间内的积分值,从而实现了对曝光量的测量。为了验证所设计的基于忆阻器的曝光量传感器,进行了光照度恒定不变、逐渐增大和随机变化情况下的测试。实验结果表明,曝光量传感器实现了对曝光量的测量,具有比一般测量方法更大的测量范围,而且随着光照度的增大,传感器的测量范围随之增大。另外,随着限流电阻的增大,传感器的测量范围逐渐增大,但其灵敏度随之降低。