高共模输入电平的迟滞比较器设计

提出了一种新颖的基于双极工艺的迟滞比较器,该电路在保持了传统电路的高共模输入电平和低功耗的优点的同时,在电路结构上比传统的电路节省了一级射随器。此外,为了保证该迟滞比较器中两级运算放大器的稳定性还进行了频率补偿的研究,并对该电路的稳定性进行了仿真,其仿真结果保证了60°的相位裕度。该迟滞比较器的电路使用华润上华1μm双极晶体管工艺实现,芯片测试结果表明,其上阈值点为7.4 V,下阈值点为6.92 V,迟滞电压约为0.48 V,输出高电平约为0.76 V,电路工作稳定。     

宽输入共模范围电压比较器的设计

当输入信号的共模值超过或者接近电源电压时,传统的电压比较器就会出现不足,因此有必要设计新的比较器来实现对高共模信号的检测.采用了共栅差分输入级,极大地增加了输入共模信号的范围.基于此输入级设计了两个电压比较器,一个在锂电池充电电路中实现了对电池和电源电压的监控,另一个响应速度快.CSMC 0.6 μm CMOS工艺的仿真结果表明,前者能简便的实现输入失调和迟滞控制功能,静态电流仅为1.2 μA;后者在单电源5 V下输入共模范围是1.3～15 V,在10 mV的过驱动电压下,延时为11 ns,静态工作电流为91 μA.     

一种高速低功耗迟滞CMOS比较器的分析与设计

文章分析设计了一种具有内部迟滞效应的高速低功耗CMOS比较器,该比较器采用前置放大级、正反馈级和输出驱动级级联的结构,实现了对增益、速度和功耗的优化.电路的内部迟滞效应有效的实现了对噪声信号的抑制.采用0.35μm CMOS工艺的仿真结果表明,该比较器在3.3V的供电电源下可达到100MHz的工作速度.在20MHz的采样速率下具有0.2mW的功耗.芯片测试结果表明各项性能指标均达到了设计要求.     

一种自适应迟滞性比较器的设计

设计了一种由滤波器和迟滞比较器构成的传输频率信号电路。设计使用滤波器将输入信号改变适当的相位作为迟滞比较器标准端的信号,而原信号输入比较器的另一端。那么由于迟滞比较器标准端的电压同时随输入信号改变。电路对不同的信号有一定的适应能力。即对不同的输入信号,不需要另外确定标准端的电压。简化了电路,提高了可靠性。同时滤波器的加入使电路同时获得频率选择的能力。仿真证明了电路的可行性。     

基于迟滞比较器的过热保护电路设计

为了防止芯片过热,提高芯片可靠性和稳定性,采用0.5μm CMOS工艺,设计了一种具有迟滞比较器的过热保护电路。由于采用了折叠式运放,使得比较器输入范围更大,灵敏度和迟滞性能更好。利用Cadence Spectre仿真工具对电路进行了仿真,结果表明电源电压为4.5～7 V时,过温保护阈值变化量极小,表现出输出信号对电源的良好抑制。当温度超过130℃时,输出信号翻转,芯片停止工作;温度降低至90℃时,芯片恢复工作。此电路可以通过调整特定管子的尺寸而控制两个阈值电压的大小,从而避免热振荡的发生。     

一种新型的高精度迟滞比较器

基于0.18 μm CMOS工艺,提出了一种补偿电流型高精度迟滞比较器。利用两个工作在线性区的MOS晶体管间的电流差产生一个补偿电流源,将补偿电流源应用于传统内部迟滞比较器中,对迟滞电压中工艺和温度的相关项进行补偿,以获得低温漂的高精度迟滞电压。仿真结果表明,该迟滞电压具有非常低的温度系数,当迟滞电压为149.94 mV、温度从-40 ℃变化至125 ℃时,迟滞电压仅变化1.3 mV,变化幅度仅为0.87%。     

一种超宽共模输入范围高性能运算放大器的设计

在分析运算放大器一般输入级电路结构的基础上,文章设计出一种新颖的电路结构以实现运算放大器的超宽共模输入范围,摆脱了电源电压对信号共模电平范围的限制,解决了一般运放输入级中容易出现的输入管饱和问题。电路采用1.6μm的P衬N阱BiCMOS工艺制程,HSPICE仿真结果表明:电源电压为2.7V时,运算放大器的共模电平VCM输入范围为1V～7V,带宽为3MHz(相位裕度72.5),开环增益为62.5dB。     

具有带隙结构的迟滞比较器电路设计

基于LED驱动的微功耗DC—DC转换器,针对低压高稳定性的要求设计了一款具有带隙结构的迟滞比较器电路,它的最低输入电压为1．2V,其核心电路有带隙基准比较器、射极跟随器和迟滞比较器。整个电路采用Bipolar工艺设计,利用HSpice软件对所设计的电路进行了仿真与验证。结果表明,迟滞比较器的迟滞电压为8mV,翻转门限电压随输入电压和温度的变化均很小。     

0.6μm CMOS工艺迟滞比较器的失配分析

本文对一个采用0.6μm CMOS工艺的迟滞比较器的失配性能进行了理论分析,探讨了关键部件的尺寸失配对该比较器迟滞性能的影响.Hspice仿真证明了理论分析的正确性;Monte Carlo仿真进一步分析了该比较器性能对失配参数的敏感性.本文的工作为今后的抗失配设计改进提供了方向.     

适用于能量收集系统的低功耗迟滞比较器

根据微弱能量收集系统的应用需要,设计了一种宽电压范围的折叠式低电压、低功耗迟滞比较器.在比较器输入级、输出级分别利用偏置电路和内部节点对尾电流管进行偏置,实现了根据现场工作电压的变化自动调节尾电流,达到降低功耗、加快输出响应速度的 目的.基于0.18μmCMOS工艺进行设计.仿真结果表明,该比较器在0.8～1.2 V电...     

一种用于数字功放的低功耗宽输入电压比较器

设计了一种适用于数字功率放大器应用的全差分低功耗宽输入CMOS电压比较器.采用TSMC 0.18μm/3.3V CMOS工艺模型,用Cadence软件进行模拟仿真,比较器低频增益81.2dB,输入共模电压范围1.4~3.3V,整个电路的静态功耗仅248.6μW.运用该结构的比较器具有较低的失调电压,大幅度提高了比较器的精度;较宽的输入共模电压范围及低功耗,可用于数字功放等高性能模拟IP模块的设计.     

一种用于PWM的Rail—to—Rail比较器

本文介绍一种用于PWM的Rail-to-Rail连续型电压比较器，其输入级采用Rail-to-Rail结构，拓展了共模输入范围，输出采用电流比较器，提高了比较速度；并且从理论上分析了其组成及原理；最后通过电路仿真验证其性能，给出了仿真结果。     

采用迟滞比较器的自激振荡功率放大器行为特性分析

采用迟滞比较器的自激振荡功率放大器,在音频功放、DSL线路驱动器及数据转换器等方面得到了较好的应用。但由于其强非线性的特性,分析其行为特性较为困难。本文从时域出发分析了1阶和2阶系统的振荡频率,以线性化的比较器增益为基础分析了系统增益,给出了3次谐波失真的经验公式,不仅简洁、直观,而且具有较高的精度。这些结果经Matlab仿真验证,可以给电路设计者较好的指导作用。     

一种新型超宽共模输入范围放大器设计

在分析传统CMOS宽共模输入级结构基础上,设计了一种新型CMOS电路结构实现超宽共模输入范围(ICMR)的运算放大器。此设计通过提取输入共模电平与参考共模电平比较放大,反馈到输入信号端,使信号在放大前共模电平趋近参考共模电平,可扩大输入共模电平范围,并有利于OP core性能保持稳定。电路采用TSMC 0.13μm CMOS工艺进行设计,利用Cadence仿真,结果表明:在3.3 V电源电压下,输入共模范围为-1.5 V～4.8 V,开环增益为74 dB,单位增益带宽为11.4MHz,相位裕度为74°。     

一种高速高共模瞬态抗扰度电平位移电路

设计了一种适用于GaN栅驱动的高速、高共模瞬态抗扰度的电平位移电路。电路受PWM信号和短脉冲协同控制,利用短脉冲控制的加速电路提升了电平转换速度。在浮动电源轨高速切换和减幅振荡过程中,电路内部对地寄生电容的充放电会导致输出逻辑错误。针对此问题,采用一种高速、低功耗的交叉控制式噪声屏蔽电路,实现了极高的共模瞬态抗扰度。采用0.35μm高压CMOS工艺进行电路设计。仿真结果表明,在100 V电平转换情况下,该电平位移电路的平均传输延时为1.58 ns,延时失配小于100 ps,共模瞬态抗扰度达到200 V/ns。     

一种基于内部迟滞比较器的新型RC振荡器

提出并设计了一种新型RC振荡器,采用3.3 V CMOS工艺实现.与传统的基于外部迟滞比较器的原理不同,该RC振荡器巧妙地基于内部正反馈的迟滞比较器设计而成.它具有电路结构简单,芯片面积小,成本低廉的优点,而且可以根据不同的控制信号,工作于高频2.5 MHz或低频135 kHz.仿真结果表明,该电路符合设计指标.     

一种用于PWM的Rail-to-Rail比较器

本文介绍一种用于PWM的Rail-to-Rail连续型电压比较器,其输入级采用Rail-to-Rail结构,拓展了共模输入范围,输出采用电流比较器,提高了比较速度;并且从理论上分析了其组成及原理;最后通过电路仿真验证其性能,给出了仿真结果.     

一种高速、高共模噪声抗扰的电平位移电路

介绍了一种应用于GaN驱动的0.35μm HV CMOS工艺的高速、高共模噪声抗扰的电平位移电路。该电路采用高速电流镜和双锁存结构,并增加共模抗扰辅助电路,大大提高了传输速度和对共模噪声的抗扰能力。该高速、高共模噪声抗扰的电平位移电路主要用于驱动增强型GaN的高压半桥栅驱动。仿真结果显示该电平位移电路上升沿传输延时1.03 ns,下降沿传输延时1.15 ns,可承受GaN高压半桥栅驱动开关节点SW处电压浮动50 V/ns。     

一种基于迟滞比较器的锯齿波产生电路

介绍一种基于TSMC 0.18μm工艺设计的锯齿波产生电路。传统锯齿波产生电路通常以比较器为核心结构,采用恒流源充放电技术实现。为了获得更快的响应速度,设计了一款利用内部正反馈原理实现的迟滞比较器来取代传统比较器,同时改进架构,得到一种对电源电压变化不敏感,具有较高频率的锯齿波产生电路。最终通过HSpice对电路进行了仿真验证,在常温下锯齿波的频率大约为7.5 MHz;同时当电源电压在2.5~4.5 V内变化时,锯齿波的频率变化不超过0.12 MHz。     

一种基于双极工艺的大电流高输出电阻恒流源

基于双极工艺,设计了一种同时具备大电流和高输出电阻特性的恒流源电路。该恒流源采用发射极输出的结构,使恒流源的输出电阻对输出电流不敏感,从而在大电流情况下保持较大的输出电阻。该结构适用于需要提供稳定大电流的集成电路,例如功率运算放大器的驱动级前级恒流源有源负载等。