基于FPGA的高速收发器研究与设计

在数字系统设计领域,对带宽的需求在不断增长,数据的并行传输已经成为高速数据传输的瓶颈,新一代高速串行总线技术如PCI Express、USB3.0、SATA等技术日臻成熟,而高速收发器是实现串行高速数据传输系统的重要组成部分.解析高速收发器的基本结构、工作原理,分析了总体设计、各模块的详细设计以及在FPGA中的集成,并进行了仿真和验证,研究表明采用高速收发器可以实现FPGA串并转换数据的功能.     

基于TLK2711的高速图像数据串行传输系统

本文设计了一种适用于高速、多通道CCD图像数据的串行传榆系统,以TLK2711高速串行收发器为传输核心,将高速差分传榆技术应用于系统的图像数据传输部分.详细介绍了该收发器的工作原理和功能组成.该设计已成功应用在某八通道TDICCD成像系统中,实现了图像数据的实时、稳定、高速传输.     

基于RocketIO的SATA物理层高速串行传输实现

高速数据传输是硬盘存储系统设计的一个重点和难点,针对Virtex-4系列FPGA内嵌的RocketIO收发器模块,设计应用于SATA物理层的高速串行数据传输电路。对SATA物理层功能要求进行分析,描述RocketIO收发器的内部结构特点和工作原理,详细讨论基于RocketIO收发器的SATA物理层电路逻辑设计,重点介绍RocketIO收发器的时钟控制和复位的配置。实验结果表明:采用RocketIO收发器进行高速串行传输设计,符合SATA物理层设计要求,并提高系统的集成度和可靠性,为SATA接口的固态硬盘开发奠定基础。     

基于有限状态机的高速串口通信收发器的FPGA设计

针对在多任务操作系统环境下串口通信实时性和高速性受到影响的问题,提出一种基于有限状态机的高速串口通信收发器的FPGA实现方法。串口通信收发器由波特率发生器、发送模块、接收模块和控制与状态四个模块构成,波特率发生器使用锁相环对输入时钟进行倍频和分频;接收模块和发送模块分别使用一个四状态和两状态的有限状态机实现。仿真和实测结果表明,设计的FPGA串口收发器模块电路工作稳定,速度可以达到3 Mbit/s。由于FPGA的高度并行性和有限状态机的稳定性,使用有限状态机实现的FPGA高速串口通信收发器在工业应用中能保证高速串行通信的实时性和可靠性。     

Altera带有嵌入式收发器的最新Stratix Ⅱ GX FPGA实现了优异的信号完整性

Stratix Ⅱ GX是Aitera公司第三代带有嵌入式串行收发器的FPGA。Stratix Ⅱ GXFPGA针对最佳信号完整性进行设计，为日益增长的高速串行收发器应用和协议提供了完整的可编程解决方案。Stratix Ⅱ GXFPGA整合了业界速度最快、密度最高的FPGA架构，低功耗收发器数量高达20个，工作速率在622Mbps-6．375Gbps之间，满足了当今和未来高速设计的需求。     

基于RocketIO的SAR 雷达系统高速串行传输的实现

高速数据传输一直是合成孔径雷达系统设计的一个重点和难点。针对Xilinx 的Virtex2ⅡPRO 系列FPGA 内嵌的Rocket IO 收发器模块, 设计了一块应用于SAR 雷达通信系统中的高速串行I/O 电路板。该板充分利用了芯片中集成的Rocket IO 收发器模块, 采用BREFCLK 差分输入参考时钟, 8B/10B 编码, 预加重处理技术等, 实现了多个通道的高速互连。通过实际系统验证了这种传输的可靠性。实验结果表明: 采用Rocket IO 模块进行高速串行传输设计, 可极大简化片上逻辑电路和片外PCB 板图的设计。     

用于独立高速USB收发器的ULPI接口规范公开发行

ULPI工作组目前宣布，首个用于高速通用串行总线（USB）和便携式USB（USB On—the—Go，OTG）收发器芯片的UTMI＋低引脚数接口（ULPI）行业规范已经公开发行。专用集成电路（ASIC）、系统级芯片（SoC）及现场可编程门阵列（FPGA）的设计人员可通过该规范开发符合业界标准的接口．将现成的高速USB收发器整合到他们的设计中。这样就节省了设计开发时间，简化了验证和产品测试过程，还能保证嵌入式USB核心逻辑器件与高速USB收发器的互联互通。     

LonWorks 1.25Mbps双绞线收发器的研制

针对工业现场总线(Lon Works)网络中,对实时数据传输的高速要求,迫切需要高性能的收发器。虽然美国Echelon公司是全球生产Lon Works产品最多,品种最齐全的公司,但是该公司生产的产品大多价格昂贵。为了降低系统开发的成本,笔者自行研制了Lon Works 1．25Mbps双绞线收发器TP1250。该收发器支持总线拓扑结构,最大传输距离为130m,采用变压器隔离接口。     

高速1553总线分立器件收发器设计

提出了一种适用于高速1553总线的分立器件收发器电路设计方法,解决了传统1 MHz 1553收发器无法与10 MHz协议处理器接口的问题。与其他方案相比,由于采用的是分立器件搭建,不改变原有的总线结构,不用改换线缆及接口方式,节省了大量成本与时间,实现起来灵活方便,同时具有很好的通用性和强大的可扩展性。     

基于FPGA的高速串行传输接口的设计与实现

串行传输技术具有更高的传输速率和和更低的设计成本,已经成为业界首选,被广泛应用于高速通信领域。传统的高速串行传输接口大多基于Aurora链路层协议,但该协议自身会导致一定程度的资源浪费。本文提出一种新的高速串行传输接口的设计方案,通过定义新的串行传输协议并采用高速串行收发器Rocket I/O,实现数据率为2.5Gbps的高速串行传输。     

具有高速远程通信功能的工业ERT系统设计

针对多相流远距离可视化测试问题,提出一种具有高速远程通信功能的工业电阻层析成像（ ERT）系统。该系统采用现场单元和主控单元异地光纤高速通信方案,通过光纤收发电路与高速传输协议逻辑设计,实现系统高速远程通信功能。通过现场单元串行采集方案电路设计,使系统结构更加紧凑、可靠性更高。通过现场可编程门阵列（ FPGA）数字化信号处理和异步缓存逻辑设计,使系统远程数据采集更为精确完整。通过测试实验和图像重建,验证所建立系统的性能,系统光纤传输线速率达625 Mbps,误码率低于10－12,测量重复性和成像速率指标满足工业应用需求,系统具备远程可视化测量能力。     

千兆以太网的大容量数据双端口高速传输实现

介绍了基于千兆以太网的大数据量可靠高速传输方案.根据双端口高速传输应用背景,通过FP-GA利用VHDL语言实现IEEE 802.3协议和UDP报文传输和时序逻辑控制的方式,完成高速稳定的双端口大容量数据传输.该方案采用点名发送和出错重传方式,有效提高了总线效率,实现任务要求2h内320 GB不丢帧,无误码,不丢数传输.     

基于XAUI协议的10 Gb/s光纤通信系统

为提高光纤通信系统的数据吞吐量,增加系统集成度,提出基于附加单元接口(XAUI)协议的10 Gb/s光纤通信系统的设计方法。采用Virtex-5 FPGA内置RocketI/O收发器的通道绑定技术实现用户逻辑至光模块之间的数据通路。利用FPGA及XPAK光模块使以往复杂、高成本的高速光纤通信系统得到简化。     

SDN和MEC架构下高铁网络多维资源适配架构研究

为了满足高铁网络中不同业务对带宽、延迟、可靠性等多元化的要求,采用集中式与分布式相结合的方法,提出一种基于SDN和MEC的高铁网络多维资源适配架构,采用了SDN逻辑集中控制和MEC的关键技术和方法,并在SDN控制器、MEC服务器和软件定义移动单元三个实体上设计了核心功能组件,实现链路状态信息实时收集、多维网络资源动态适配、服务及时响应等能力,通过一个实际的高铁网络应用案例测试验证了该架构在时延、丢包率等方面的性能提升,最后讨论了该架构未来的一些问题和研究方向。     

基于虚拟仪器的高速PCB信号检测方法

针对高速PCB信号测试所面临的问题,介绍基于虚拟仪器的高速PCB信号检测方法,利用虚拟仪器的数字化技术结合计算机软件处理分析,为高速PCB信号测试和设计阶段的逻辑功能验证相互结合提供完善的测试方法和技术手段,为改进高速PCB设计提供参考和依据,提升信号质量。     

高速上下变频FIR滤波器的FPGA设计

针对宽带WLAN收发器要求,在单片FPGA上设计实现了高速数字上下变频器和滤波器,其中滤波器为80MHz的40阶FIR滤波器,可以设定工作在上变频或下变频方式。为了对FPGA的资源占用量最小,以便实现片上系统(SoC)设计,充分利用了上下变频过程中I,Q数据流的特点,仅用一套滤波器运算单元分时复用对I,Q滤波,同时详细研究了滤波器的转置结构和位平面结构对FPGA资源占用量的差别。结果表明,位平面结构对逻辑资源的占用量仅是转置结构的一半。在FPGA上用位平面结构实现高速滤波器在资源占用量方面有明显优势。     

高铁地面变电所母联备自投智能控制策略与实现

介绍高铁地面变电所母联备自投功能原理,对实际需求与现场施工过程进行分析,并提出备自投逻辑的优化设计方案。     

FPGA的eMMC嵌入式阵列存储系统设计

本文实现了一种嵌入式阵列存储系统,以具有体积优势、性能优势以及价格优势的eM M C嵌入式多媒体卡为存储介质,基于FPGA使用硬件逻辑实现读写控制器,并给出软件仿真以及硬件测试结果。同时控制8片存储芯片扩展容量,在速度提高方面使用了GTX高速收发器。和单片存储系统对比,本设计系统具有海量存储、高速读写等特点。