基于DDS的锁相频率合成器设计

提出一种基于直接频率合成技术(DDS)的锁相环(PLL)频率合成器,该合成器利用DDS输出与PLL反馈回路中的压控振荡器(VCO)输出混频,替代多环锁相频率合成器中的低频率子环,使合成器输出频率在89.6~110.4 MHz之间分辨率达1 Hz,并保持DDS相噪、杂散水平不变。结合DDS的快速频率切换和PLL环路跟踪能力,实现信号的快速跳频。本文给出了技术方案,讨论部分电路设计,并对主要技术指标进行理论分析,最后给出了实验结果。     

基于AD9954芯片的DDS频率合成器设计

本文介绍了直接数字频率合成（DDS）技术的基本原理和高性能直接数字频率合成芯片AD9954的特性和内部结构,并对采用AD9954芯片和单片机构成的频率合成器实现频率、幅度控制的原理进行了分析。     

基于DDS+PLL频率合成器的设计

对比直接数字频率合成技术(DDS)和锁相环频率合成技术(PLL)的优缺点,提出一种DDS与PLL相结合的频率合成器方案。本文给出了以AD9852和ADF4106实现频率合成器的实例,并对该频率合成器的硬件电路进行了简要说明。     

一种基于DDS的S波段频率源设计

基于正交调制上变频原理 ,采用AD8346正交调制芯片和DDS芯片AD985 4 ,给出了一种基于DDS的S波段频率源设计方案     

直接数字式频率合成DDS综述

直接数字式频率合成（Direct Digital Synthesizer, 编写DDS）是近年来出现的一种频率合成的新方法，由于采用了全数字化技术，它具有分辨力高和快速换频的突出优点，在仪表、雷达、扩频通信等方面得到了广泛的应用，由于器件原因，还存在一些缺陷、有待改进。本文介绍了DDS的原理，分类及改进方案；对DDS的目前水平作了分析，具体介绍了一些集成产品以及应用，随着高速数字器的进一步发展，加上各种组合方案的优化设计，将会得到高速、低功耗，低价格的频率合成器。     

应用于移动通信的DDS频率合成器

随着数字技术的发展 ,近十几年来 ,直接数字频率合成 ( DDS)技术发展很快 ,已发展成为主要的频率合成技术之一。现代许多频率合成器在设计中采用了 DDS和 PLL的混合式频率合成技术 ,可以将 DDS的高分辨率及快速转换时间特性与 PLL的输出功率高、寄生噪声和杂散低的特点有机地结合起来。文中研究了应用于正交频分复用 ( OFDM)通信系统的 DDS+ PPL混合式频率合成器设计 ,给出了系统方案、电路实现及测试结果 ,输出信号功率为 -5 d Bm,带内相位噪声可以达到 -76d Bc/Hz@1 k Hz,频率分辨率为 1 Hz,跳频速度可以达到 1 0 4 跳 /秒的数量级 ,实验表明其性能指标满足 OFDM通信系统的要求。     

一种捷变DDS频率合成器的设计

介绍了一种基于DDS(直接数字合成)技术的频率合成器。该频率合成器能够根据外部的参数设置完成任意频率(频率范围0．023Hz--35MHz)、多种模式(调频、调相及调幅等)的正弦波以及方波等波形输出。实验结果表明，该频率合成器输出的信号幅度稳定，具有频谱纯度较高、频率分辨率高以及频率捷变时间短等优点。     

直接数字式频率合成器的工程设计

本文从工程设计的角度出发,给出了直接数字式频率合成器各组成部分的设计原则,并介绍了一种采用AD7008芯片实现的直接数字式频率合成器。     

短波电台频率合成器设计

本文针对短波电台对频率合成器所提出的指标要求,设计了合成器的实现方案,并依据方案软硬结合实现了一套频率合成器.实验结果表明,其频率分辨率可达100Hz,频率误差小于30Hz,杂散小于-70dBc,可满足短波电台的指标要求.     

UHF RFID频率合成器及其快速控制器设计

针对射频识别(RFID)系统中对本振信号的高质量要求,基于双模分频锁相频率合成的基本原理,提出了一种高稳定度低相噪的UHF波段RFID频率合成器的设计方法,着重对系统的电路参数进行了分析和仿真,并设计了基于FPGA的快速控制器用于参数配置。测试结果与仿真结果基本一致,该频率合成器及其控制器达到了UHF射频识别的应用要求。     

基于DDS的低相噪频率综合源设计

分析了相位累加器截断、波形ROM有限字长、DAC等对直接数字频率合成器(DDS)相位噪声的影响，得出了DDS芯片本身对输出信号相位噪声影响很小的结论。给出了采用AD9854芯片构成的低相噪频率综合源的硬件组成以及系统实测的相位噪声、杂散技术指标。     

基于DDS的短波射频频率源设计与实现

介绍了直接数字频率合成（DDS）的结构和原理,并将DDS技术应用于短波射频通信频率源中。实现了一种基于单片机＋DDS可编程低噪声频率源,输出信号范围46.5～75 MHz。实验结果表明,该频率源具有频率分辨率高、相位噪声低等优点,满足短波射频通信系统对频率源的设计要求。     

基于DDS+PLL的频率合成器设计

简述了用直接数字合成器（DDS）STEL-1173和锁相环（PLL）Q3236所设计的频率合成源的实现方案,重点对硬件设计中的注意事项进行了详细说明,并且对系统的相位噪声和杂散性能做了简要分析,最后给出了系统测试结果。     

直接数字式频率合成器的原理与设计

本文介绍了直接数字式频率合成器(DDFS)的一般原理,提出了一个改进方案,并用改进方案设计了一个频率范围为0.01Hz～30kHz,频率间隔为0.01Hz,具有晶体振荡器频率标准稳定度的正弦/余弦信号发生器。     

一种基于最佳平方逼近算法的数字频率综合器

提出一种基于最佳平方逼近算法的数字频率综合器的设计方法,同时采用非均匀分段纠正误差方式对输出正余弦波形进行优化。通过MATLAB系统仿真分析结果表明,采用这种新方法设计的数字频率综合器性能具有精度高、误差小和结构简单的优点,最差情况下的无杂散动态范围(SFDR)小于-80dBc。     

可键控高频频率合成器的设计

频率合成是将一个高稳定度和高精度的基准频率经过四则运算,产生同样稳定度和准确度的任意频率的技术。文中采用可编程数字频率合成芯片MC145151-2,结合单片机技术对频率步进值和输出频率值进行选择和控制,实现频率设置的程控化,完成输出频率在90 MHz~110 MHz范围变化的高频频率合成器的设计。阐述了该高频频率合成器软、硬件设计过程和参数计算方法,并对其进行各指标测试,结果表明该频率合成器具有较低的相位噪声、很高的频率稳定度。     

串行数字锁相频率合成器的设计

介绍了一种利用AT89S52单片机控制数字锁相环LMX2316的低相位噪声频率合成器,分析了环路的带内相位噪声以及环路的锁定时间与环路带宽的关系,讨论了环路滤波器的设计,最后得到了与分析相符合的结果。     

基于DDS技术的X波段频率合成器

介绍了DDS的基本原理及其杂波分布,分析了影响杂波的主要因素,提出了利用DDS技术实现X波段密跳点频率合成器的方案和实验结果。此合成器的输出信号带宽1G、跳频间隔1MHz、偏离载波1kHz处的相位噪声可达105dBc/Hz、宽带杂波抑制优于60dB,具有宽带宽、低相噪、高杂波抑制,小步进等特点。