基于HMC833LP6GE频率源设计

本文介绍了一种杂散小、相位噪声好、频率调整步进小以及高稳定度的频率合成器的设计方法,选用了ADI公司的HMC833锁相环芯片进行频率源设计. 频率源在现代通信中是重要组成的部分.其模块的指标直接影响到整个系统的性能.许多人对高性能的频率源,做了深入研究,本文应用ADI公司的HMC833LP6GE芯片,设计出了高性能、高稳定度和高精度的本振源.     

基于锁相环技术的频率合成器的研究

针对锁相环技术频率合成器的教学实验演示,采用间接式频率合成技术,结合锁相环技术以及CPLD技术等相关技术,设计了一种新的实用型频率合成器.本文所设计的电路,通过键盘输入,数码管实时显示,方便直观地演示了频率合成器,达到了预期的要求和效果.与以前设计的电路相比较,在性能指标、用于演示的直观性和可操作性方面都有了一定的提高,它不仅可以用于教学实验演示,还可以用作频率源、频率计等.     

锁相环杂散抑制的工程方法

锁相式频率合成器是目前主流的频率合成器,而锁相环又是锁相式频率合成器的主要组成部分。杂散抑制是锁相环的一个关键指标。文章阐述了杂散的基本概念,从锁相环基本结构出发,详组分析了各个基本单元可能产生的杂散类型以及产生的原因,并根据产生的不同原因给出了相应的工程解决方法。最后对杂散的抑制方法作了总结,根据调试经验对制作电路板...     

一种新型实用的PLL/DDS混合型短波频率合成器

文章介绍一种新型、实用的短波频率合成器。该频率合成器将国外最新的直接数字频率合成器(DDS)技术和传统的锁相环(PLL)技术有机地结合起来,与多环频率合成器相比,具有线路简洁、设计合理、频率转换速度快、可靠性高等优点;而与普通的单环频率合成器相比,具有更高的频率分辨率和更低的相位噪声。文中分析了该频率合成器的工作原理和设计注意事项,提出了具体的实施方案。     

锁相环频率合成器的实现及应用

介绍了锁相环频率合成器的构成模型及工作原理;结合其在矿井中频无线通信系统中的应用,提出了用单片机控制实现自动频道选择的方法。锁相环频率合成器的应用使得无线终端可在不同基站之间快速漫游切换,具有频率分辨率高、频率转换时间短、转换时信号相位连续等优点。     

微机可控小数分频锁相环频率合成器的研制

锁相式频率合成器在电讯、仪表等电子技术领域中有着广泛的应用。本文介绍了单片机控制的两位小数分频锁相环频率合成器的工程实现方法,给出了系统总体硬件和软件实现方案。实践证明,该合成器硬件和软件设计简单,输出信号频率步进可调且频谱纯度高。     

一种新型的PLL/DDS混合型微波频率合成器的研究

本文研究了一种新型的微波频率合成器。该频率合成器将普通的锁相环(PLL)技术和直接数字频率合成器(DDS)有机地结合起来,只需在一般的单环频率合成器的基础上增加少量器件,就可以获得精确的频率分辨率和相当低的相位噪声,性能大大优于单环频率合成器而仅略低于双环,结构却比双环简单,成本也较低。代表了获得高性能价格比频率合成器的发展方向。文中给出了该频率合成器的设计方案和工作原理,并对其相位噪声特性作了分析。最后搭试了一个实验电路,给出了实验结果。     

一种级联锁相环频率合成器的设计与实现

介绍了锁相环的组成结构,详细分析了锁相环系统各部分产生的相位噪声,结合分析结果给出了一种以双锁相环集成芯片LMK04031为核心实现125 MHz时钟源的频率合成器的设计方法,并给出关键电路的设计。通过调试,产生高性能的频率源,为锁相频率合成的工程应用提供参考。     

基于AD9951的差分快速跳频系统频率合成器的设计

选用内部时钟为400MHz的高性能直接数字合成频率源DDS芯片AD9951作为核心器件设计频率合成器,采用DDS+DSP的设计方案。利用锁相环ADF4113为AD9951提供参考时钟。阐述了AD9951芯片的主要性能及其在快速频率合成器设计中的应用方法。     

基于PE3236的频率合成器电路设计与实现

设计并实现了一种L波段的锁相环频率合成器.采用集成芯片PE3236,分析了PE3236和频率合成器的特性,分析了电路结构,计算并确定了各个部件的参数,完成了硬件电路的设计.测试结果表明能够合成需要的频率,频率合成器环路工作稳定,并且可以根据需要改变频率,表明了设计的正确性.     

基于ADF4106的串行数字锁相频率合成的设计

介绍了锁相环路的工作原理,分析了低功耗宽带集成锁相环芯片ADF4106的工作特性,并介绍了一种利用单片机控制该芯片的低相位噪声频率合成器的设计方法,讨论了环路滤波器的设计,为高频频率合成器的设计提供了很好的思路.     

基于ADF4108的频率合成器设计

本文分析锁相环（PLL）频率合成器的基本原理,并简单地介绍了ADI公司的集成锁相环芯片ADF4108的结构和性能。然后基于ADF4108芯片设计出一种频率合成器的方案,在该方案中,包含了环路滤波器的设计。通过ADIsimPLL3．1软件仿真,结果显示其相位噪声到达-99．27dBc@10kHz,并且系统工作稳定。     

用AD9850激励的锁相环频率合成器

提出了一种DDS和PLL相结合的频率合成方案,介绍了DDS芯片AD9850的基本工作原理、性能特点及引脚功能,给出了以AD9850作为参考信号源的锁相环频率合成器实例,并对该频率合成器的硬件电路和软件编程进行了简要说明。     

数字音频广播接收机中频率合成器的系统级设计

在通信领域中,频率合成器起着越来越重要的角色,它可以为不同标准的无线收发机提供可编程低噪声的稳定本振信号,其性能可决定整个无线收发系统的性能。本文即是对应用于无线数字通信领域的锁相环式频率合成器系统级设计的研究。本论文结合相关文献,总结出了一套基于ADS-PLL Design Guide软件的可适用于锁相环式频率合成器的系统级设计方法。在所要求的L波段频率范围内(2904²984MHz),该设计方法可以快速有效的实现频率合成器的锁定设计,仿真结果显示,对于整个所需频率范围内,采用优化后的二阶环路无源滤波器,环路均能锁定频率输出,锁定时间小于250μs。     

用中规模集成电路构成的数字式定频扫频频率合成器

<正> 频率合成器是现代通信与探测系统中的重要组成部分。构成现代频率合成器的基础是数字式锁相环.虽然国内已能见到一些专用的大规模集成锁相环,但由于其置频、换频及另外一种控制功能要用微机或单     

一种基于DDS和PLL的高分辨率RF频率合成方法

本文在描述锁相环和直接数字频率合成的原理及优缺点的基础上,介绍了一种基于DDS和PLL的高分辨率RF频率合成方法,分析了仿真和测试结果,为高分辨率RF频率合成器的设计提供了一种思路。     

基于ADF4360-8的集成化低相噪频率合成器设计

结合锁相环技术的基本原理,介绍了一种采用锁相环技术产生高稳定度信号的低相噪频率合成器的设计思路。采用集成锁相环芯片ADF4360-8来设计锁相环电路,并给出了系统的具体电路参数、实际应用的设计要点和设计注意事项。最后经过仿真,得出系统环路带宽内相噪为-105dBc,符合系统设计要求。     

一种高频低相噪频率合成器的设计

在无人机着陆系统中需要一种高频稳度的频率合成器,本文基于集成锁相环PE3240芯片设计了一种具有高频低相位噪声性能的频率合成器,并对影响相位噪声的因素进行了分析,电路测试结果表明设计达到了预期要求.     

C波段宽带频率源及其测试系统设计

为了设计一个C波段宽带频率源,采用了基于锁相环配合宽带VCO的方法。该方法使用的PLL芯片为HMC702,VCO为HMC586,控制端采用FPGA写寄存器。频率源测试时采用PC串口转SPI协议的方法。实验结果显示,最差相位噪声为-88.2 dBc/Hz@10 kHz,杂散抑制度为-62.7 dBc,从4 GHz到6 GHz的变频时间为20.6μs。     

用常规芯片构成高性能频率波形合成器

给出了基于常规高速锁相环74HC4046和D/A转换器TLC5602的频率波形合成器的设计。重点讨论了改善频率、波形合成器性能,提高其质量的措施。所给设计可在0.25～1×106Hz频率范围内合成多种波形,频率分辨力≤1Hz。