CMOS数字集成电路原理与应用（八）

4.按键式密码开关电路线路如图1所示。它是用一片“十进计数/时序译码器”CD4017组成的按键式密码开关电路。图2是CD4017引脚排列图,表1是功能表;图3是其工作波形。CL与(?)是输入端,若用脉冲上升沿触发,触发脉冲从CL端输入,要求(?)端接低电平;若用脉冲下降沿触发,触发脉冲从(?)端输入,要求CL端接高电平。CD4017有Y0～Y9十个译码输出端,每     

实用方向判别电路

一、脉冲先后检测该线路如图1(a)所示.它能判别两个输入信号(A、B)中哪一个上升沿先到并有锁定的输出状态.因此,在输入端加上光电传感器或霍尔元件等敏感器件以后,能作一次性的方向指示.若需作第二次检测,可先加复位信号.该线路只用一块双D触发器CC4013,也可用TTLD触发器7474,不过它的复位、置位信号是低电平有效.     

一种CMOS频率比较电路

本文介绍的CMOS频率比较电路,电路简单、可靠、调节方便,可用于频率、转速等电量或非电量的监测。一、工作原理基本原理电路见图1(α),它由CMOS集成电路4538和4013组成。图中,4538是可重复触发和可复位的双单稳多谐振荡器,可由输入脉冲的正沿或负沿触发(图中接成正沿触发形式),输出脉冲的宽度与精密度仅取决于外接RC元件,脉冲宽度T_r=RC,其值可在10μs～∞范围调节。4013为双D触发器。电路的工作原理可由图1(b)说明。若输入脉冲的周期T小于单稳电路的暂态时间T_r,即Tf_r)的情况下,单稳的暂态尚未结束,下一个触发脉冲就已到来,则D触发器的输出端Q为高电平。反之,当输入脉冲的周期T大于单稳电路的设定时间T_r,即T>T_r(或f相似文献   

反馈型边缘脉冲发生器设计探讨

图1和图2所示都是上升沿脉冲发生器.图1是只有正向脉冲输出时的需求设计,当输入端(CLK)为低电平时,输出端(RFP)也为低电平,经过NOR及FDT输出变成高电平,接着反馈输入到AND;等到CLK由低电平变为高电平时,RFP也会立即变为高电平,此时NOR输出为低电平,FDT则经过预定的相对延迟时间之后才会输出低电平,接着反馈输入到AND,使RFP变为低电平,产生一个正向脉冲输出.     

同步脉中触发比较器消除误差

大家知道,精密A/D转换需要脉冲触发比较器.右图a为与时钟信号同步的脉冲触发比较器.这个同步比较器可消除输入信号经过上、下限阈值时,因无同步时钟脉冲引起的(竞争)失误. 当输入信号上升到上限阈值以上时,比较器IC1A负跳变使IC2A置高电平输出,当输入信号下降到下限阈值以下时,比较器IC1B产生负跳变,使IC2A清零置低电平输出(见图b).     

手把手教你学CPLD、FPGA设计(十三) 触发器的设计实验

<正> 前面介绍的组合逻辑电路,其任意时刻产生的输出仅与当时的输入有关,它没有记忆功能。而触发器是一种具有记忆功能的电路,在任意时刻产生的输出不仅与当时的输入有关,而且还与过去的输入有关。1.RS触发器1).RS触发器简介图1为RS触发器电路框图,输入端为R、S、CLK,输出端为Q、QB,其中时钟CLK为输入门控信号,只有CLK信号到来时,输入信号R、S才能进入触发器。依CLK信号的触发方式不同,RS触发器可分为上升沿触发和下降沿触发两种。图1为上升沿触发的RS触发器。RS触发器真值表如表1所示。     

五彩缤纷的变色彩灯控制器

本文介绍的变色彩灯控制器,采用新颖别致的显示方式,使得8只变色发光二极管即使采取简单的直线方式显示,亦能获得五彩缤纷的色彩和意趣盎然的动感。电路工作原理该变色彩灯控制电路如图1所示。IC1、IC2是两片双四位移位寄存器CD4015,每片CD4015内有2个完全独立的相同的四位移位寄存器。IC1、IC2分别串接成八位移位寄存器。以IC1为例,将第一组4个输出端Q1A～Q4A的最后一级Q4A接至第二组的数据端DB,其输出端Q1B～Q4B的最后一级Q4B经非门5反相后接至第一组的数据端DA,在CLA、CLB端的脉冲上升沿共同作用下,从DA端输入的数据逐级…     

彩灯控制器

<正> 本文介绍的彩灯控制器,可以自动地进行递增式与递减式灯光显示交替控制。这种控制器线路简单,制作容易。 工作原理 彩灯控制器电原理图如图1所示。图中IC是一片CMOS六D触发器集成电路CD40174,内有6个独立的D触发器,有一公共触发端CL和一公共复位端正R。当R端为低电平时,6个触发器的输出端均为低电平。6个触发器接成移位寄存器,前级触发器输出端Q接至下级触发器的数据输入端D,最后一级触发器输出端Q6经“非”门4接至最前一级触发器数据端D1。“非”门1、”非”门2及R1、C1组成一自激多谐振荡器,其产生的振荡脉冲送至IC的CL端,作为触发CP脉冲。“非”门3、R2、C2起IC开机清零作用。     

译码器作为信号源的应用

译码器在数字系统中有着广泛的应用,笔者在门电路测试仪中,将译码器作为测试信号源应用。下面作一介绍。我们知道,作为门电路的功能测试,其测试信号有下述特点: 1.对于与门(与非门、异或门),依次给输入端加“0”信号,其余输入端加“1”信号,若门电路输出为低电平(高电平),说明输入端无开路故障,否则,说明输入端有开路故障;如果门电路所有输入端都加“1”信号,若输出为高电平(低电平),说明输入端无短路故障,否则,输入端有短路故障。 2.对于或门(或非门),依次给输入端加“1”信号,其余输入端加“0”信号,若门电路输出为高电平(低电     

ST002脉冲鉴相器的工作原理和应用

具有压控频率输入端和晶控频率输入端(作标准频率),并且以脉冲方式输入,对两个输入端的脉冲相位进行鉴别,再以脉冲的形式输出,这样就组成了脉冲鉴相器.脉冲鉴相器是以晶控频率作为基准,对锁相环路中的压控频率随时进行鉴相,其相位差以负向脉冲形式输出,低电平的宽度表示两个输入端信号的相位差,至于相位差属于超前或者滞后,由两个输出端分别对     

可编程分频器

分频电路通常使用计数器来完成。这里介绍一款使用可变长度移位寄存器 CD45 5 7构成的可编程分频器 ,它的分频比是 N+ 2( 0≤ N≤ 6 3)中任意一个整数 (单片使用 ) ,使用起来非常方便。如果需要增大分频比可采用级联形式。电路由 CD45 5 7、 74HC74、74HC1 4组成。( 1 )单片使用如图 1所示 ,CD45 5 7的 A、B、A/B非端接高电平 ,需分频的信号 CL K IN接 CD45 5 7的 CL K端。CD45 5 7的输出端 Q接 74HC74的输入端 D。 74HC74的同步触发 CLK信号是 CL K IN经 74HC1 4反相后输入。当CD45 5 7的预置数端置入一个数 N( 0≤ N…     

一种简单的分离行,场同步信号的电路

本文介绍一种采用一片74LS74A双D触发器及几个外接元件构成的简单电路,从复合同步信号中精确地分离出行、场同步信号。 D触发器的输出状态必须借助于CP脉冲,把D端输入信号存储到Q输出端,即Q端输出状态比D端输入状态延迟一个时钟脉冲周期,因而又称为延迟型触发器。74LS74A是带预     

用CD4017B制作多路脉冲分配器

许多场合需要将1路脉冲分配成多路输出。在10路以下时,十进制计数器／分频器CD4017B使用十分方便,但是超过Ic路时,一般电路就很难完成。本人采用3块CD40178B和2个光电耦合器组成了25路脉冲分配器,线路简单,工作稳定可靠,原理图如图1所示。当电源接通时,电容器CI、电阻器RI组成的清零电路,对集成电路AI、AZ‘A3清零,这时3块集成电路的输出端QI－1－QI－9、QZ－l—QZ－9、Q3－l－Q3－9都为低电平。当第1个脉冲输入时,因QI－9、QZ－9是低电平,故光耦合器PCI、PCZ截止,输出呈现高阻值,脉冲信号只能进入AI,QI－1输…     

同步脉冲触发比较器消除误差

大家知道,精密Ａ／Ｄ转换需要脉冲触发比较器。右图ａ为与时钟信号同步的脉冲触发比较器。这个同步比较器可消除输入信号经过上、下限阈值时,因无同步时钟脉冲引起的（竞争）失误。当输入信号上升到上限阈值以上时,比较器ＩＣ１Ａ负跳变使ＩＣ２Ａ置高电平输出,当输入信号下降到下限阈值以下时,比较器ＩＣ１Ｂ产生负跳变,使ＩＣ２Ａ清零置低电平输出（见图ｂ）。ＩＣ２Ｂ为时钟同步Ｄ触发器,其特点是输出比输入延迟一个时钟周期。显然,为了能使比较器稳定可靠地工作,同步时钟信号频率必须比输入信号频率适当地高一些。同步脉冲触发…     

可再触发单稳态触发器

一、前言 SG021单片集成电路是具有再触发功能的单稳态触发器。它有两个正边沿触发输入端和两个负边沿触发输入端并互为禁止关系。其输出宽度从毫微秒级到秒级可变。利用再触发功能还可使输出脉冲无限延长。本电路有互补输出。它可作为脉冲整形、定宽和延时电路使用。本文叙述了SG021单稳态触发电路的工作原理及其特点,并分析了集成电路版图设计与制造工艺对电路性能的影响。     

简易的倍频器

本文介绍一款简易倍频器,由CD40106等组成,电路原理如图1所示。工作原理C1、R1和ICa等组成上升沿触发型单稳态电路,C2、R2和ICc组成下降沿触发型单稳态电路,两单稳态电路输出的脉冲宽度可由定时元件C1、C2、R1、R2调节。假设从输入端输入一正脉冲,脉冲的上升沿向C1充电,因C1端电压不能     

微处理器管理芯片控制的可编程滤波器

有些双节滤波器集成电路有一个公共的7位端口,它是为滤波器的两个截止频率(fc)编程用的。如两节所需的 fc相同,可对端口的各位作一适当的编码,但另一种应用是两节的 fc 不相同,这时就要对两节滤波器按序分时进行编程,这可用图1电路来完成,图中未画出微处理器。IC2是一块双低通滤波器,其中有两个相同的二阶节 A 和 B。要编程得到所需的 fc 值,则应由数据表查到相应的编码。按其要求将 A0～A6和B0～B6的每个引脚接到 5V("1")或地("0")(由于(CS)~—和(WR)~—接的低电平,所以,锁存器到输入端 D0～D6保持"透明"(注:即编码信号总可输入IC2)。锁存器 IC3也保持透明,因为其11脚是接到高电平的(注:C 为选通端)。当输出控制((OC)~—,1脚)为高电平     

自制脚气治疗仪

笔者根据臭氧具有杀菌、消毒功能自制了一台脚气治疗仪,能对患有脚气的病人进行有效的治疗,供广大电子爱好者参考。电路原理:治疗仪电路如附图所示。A1、A2为CMOS双时基集成电路CC7556,各使用其中的1/2CC7556功能,A1与外围元件一起组成定时电路,A2与外围元件一起组成脉冲振荡电路。闭合开关K,A1的触发端第⑥脚获得一瞬间低电平脉冲,使A1第⑤脚输出高电平,A2的复位端第⑩脚变为高电平,A2工作产生的脉冲由第⑨脚输出。当A2第⑨脚输     

微脉冲激光雷达A/D卡同步触发的设计与实现

在微脉冲激光雷达对能见度的测量系统中，常采用光子计数和模／数(A／D)转换两种处理方法进行对比测量，但微脉冲激光器没有Q开关，不能输出与激光脉冲同步的信号，来触发A／D卡采集大气会波信号．本文以高频管和高速单稳触发电路解决了该问题，使整形后的TTL信号的触发沿(上升沿)与激光脉冲的延时相盖50ns，可将测量系统的盲区控制在10m以内．     

数字集成电路讲座(7)

<正> 第四讲 计数器(下) 7.可预置数的可逆计数器(双时钟)CD40192/40193 CD40192是可预置数的二十进制可逆计数器(双时钟)。图15是其引脚排列,表8是其真值表,图16是其波形图。CD40192作加计数时,CPD端为高电平,时钟脉冲由CPU端输入,在上升沿的作用下计数器作增量计数。作减计数时,CPU端为高电平,时钟脉冲由CPD端输入,在上升沿的作用下计数器作减量计数。预置数时,只要在预置控制端PE和Cr端上加一低电平或负脉冲,即可将接在D1～D4上的预置数传送到各计数单元的输出端Q1～Q4。然后,PE端恢复成高电平时,