一种改进的卷积LDPC码置信传播译码算法

针对卷积LDPC码译码时延长的问题,提出了一种高效的译码算法．在每步迭代过程中运用反馈消息,能更加有效地更新变量节点消息,并采用比重因子法减小了由于因子图中环的存在而产生的误差传播,从而大大减少了译码迭代次数,提高了译码的收敛速度．仿真结果表明,该译码算法减小了5/8的译码时延,并降低了译码复杂度,同时获得了比现有的置信传播算法更好的纠错性能,而且在相同的迭代次数下,本算法在BER为10^-6时获得了0.16 dB的增益．     

改进的LDPC译码算法研究

基于LDPC码的BP译码简化算法,结合RMP调度和Offset最小和算法,提出了一种改进的LDPC译码算法。在相同的前提下,改进的译码算法在计算复杂度方面,与Offset最小和算法相比,改善了算法的收敛特性;采用优化的存储方式,降低了存储需求,适合硬件实现。仿真结果表明,改进的译码算法降低了平均迭代次数,减少了量化实现占用的存储单元。     

一种加速收敛的LDPC码置信传播译码算法

分析了LDPC码置信传播译码算法,研究了置信传播译码算法过程中传递消息的收敛特性,提出了一种旨在降低算法迭代次数的修正的BP算法．仿真结果表明,该算法的迭代次数约为标准BP算法的1／2,但性能的恶化并不大     

基于动态门限截断策略的多元LDPC译码算法

针对多元低密度奇偶校验码(LDPC)译码算法复杂度较高的问题，设计了一种新的基于信息向量可靠度分布特征的动态门限截断策略。利用可靠度的最大值和次大值之间的差值动态选择截断门限阈值，以减少参与运算的有限域元素。在迭代过程中，根据该门限阈值进行信息筛选，使网格图上参与运算的状态数和边数更少，从而获得更低的平均译码复杂度。基于该策略，提出了一种基于动态门限策略的扩展最小和(DT-EMS)算法。仿真实验结果显示，所提算法在译码性能上与经典的多元和积算法和基于固定门限策略的扩展最小和算法等非常接近。此外，所提DT-EMS算法的复杂度低于基于固定门限策略的扩展最小和算法，并且明显低于多元和积算法的复杂度。     

一种动态自纠正最小和LDPC码的译码算法

针对低密度奇偶校验（LDPC）码的译码算法复杂度和译码性能的均衡,为了提高译码算法的可靠性和适用性,在自纠正最小和（SCMS）算法的基础上,提出了一种动态自纠正最小和（DSCMS）算法.该算法在迭代译码的过程中,根据变量节点消息设置阈值,明确了SCMS算法中对消息可靠性的判断,提高了算法的误码特性和收敛特性.仿真结果表明,所提出的DSCMS算法的误码性能和收敛性能都要优于SCMS算法及其改进算法.当编码效率为1/2时,DSCMS算法与SCMS算法相比,最多能降低7.15%的迭代次数.     

LDS多用户检测和LDPC码译码的联合迭代算法

为了提高低密度扩展(LDS)系统性能对LDS多用户检测算法进行研究,提出了一种LDS非正交多址系统中多用户检测和信道编码译码联合迭代的方案.将各用户低密度奇偶校验码(LDPC)译码后的软信息回传给多用户检测器,提高了多用户符号检测的可靠性,而多用户检测性能的提高又进一步提高了LDPC码译码的性能.在相同条件下与多用户检测和LDPC码译码单独进行的方案进行了仿真对比,结果表明,联合迭代算法明显改善了误比特率,系统负载越大,联合迭代带来的性能改善也越大.同时,联合迭代还缩小了不同用户误码性能的差异且即使在系统负载达到200％时,误码性能也与单用户的性能相差不大.联合迭代算法在不增加接收机计算复杂度的情况下,显著提升了LDS系统的性能.     

LDPC码与RS码的联合迭代译码

针对LDPC码与RS码的串行级联结构,提出了一种基于Chase的联合迭代译码方法。软入软出的RS译码器与LDPC译码器之间经过多次信息传递,性能可以逼近最大似然译码。模拟结果显示:AWGN信道下这种基于Chase的RS码与LDPC码的联合迭代译码方案可以获得约0．5 dB的增益。     

一种改进的准循环LDPC码环消除算法

通过推广Yang, Liu 和Shi给出的从基矩阵到校验矩阵的环扩展约束条件,提出了一种大围长准循环LDPC码的构造算法．该算法改善了环消除算法的局部围长分布,获得了更好的纠错性能．仿真结果表明,在80次迭代置信传播译码下,采用本算法构造的1/2码率非规则LDPC码在E_b/N₀为1.5dB时,误码率为2×10^-6．     

新的高效LDPC码的译码方法

对于LDPC码的译码算法——和积算法,提出了一种新的基于差分的译码算法,其主要思想是：在LDPC码的二部图上所传递的消息是概率的差分值,而对于校验节点和消息节点的更新都是在特定的加法域中进行. 针对校验节点的更新,还可以选择若干个绝对值最小的差分值进行运算,以进一步降低复杂度. 与传统的基于对数似然比的译码方法相比,新算法的计算复杂度有很大降低,而译码性能和收敛速度没有明显损失.     

基于自纠正最小和的LDPC译码改进算法

针对低密度奇偶校验码(LDPC)中非零元素含量较低,导致在译码过程中存在节点信息可靠度判定不够准确的问题,本文提出了一种基于自纠正最小和的LDPC译码改进算法。分析置信传播(BP)译码算法的迭代规律,利用最小和算法的第一最小值和第二最小值设置变量节点信息的修正阈值,改进自纠正最小和算法。采用次序统计量理论获取与两个最小值对应的归一化因子,阻止不可靠变量节点信息在迭代译码过程中的传递扩散。仿真结果表明:在误比特率为10^-5时,该算法可获得约0.2 dB的译码性能增益,平均迭代次数最多可降低18.2%,证明所提算法可有效提高译码性能和迭代收敛性能。     

LDPC码的并行译码算法

基于低密度校验(LDPC)码置信传播译码算法,综合译码性能、复杂度和延时,提出了低复杂度并行译码算法. 该算法通过对校验节点传递给比特节点的信息进行有效简化,使计算复杂度接近“最小和”算法. 仿真结果表明,其性能与置信传播算法非常接近.     

低密度奇偶校验码的线性规划译码研究

分析了应用线性松弛方法对低密度奇偶校验(LDPC)码进行最大似然译码的基本原理,介绍了基于LDPC码校验矩阵因子图表达构造码字多胞形的方法。这些多胞形描述过于复杂,并且存在冗余,因此给出了一种简化约束条件。从接收正确码字必须服从校验方程出发,导出了以错误模式为变量、基于伴随式的LDPC码最大似然译码优化模型。     

采用EMS算法的多元LDPC译码器的FPGA实现

针对多元低密度奇偶校验码(LDPC)译码器的资源消耗过大问题,设计了一种采用扩展最小和算法的低资源需求的多元LDPC译码器.采用以块为单位对信息进行迭代更新和Flooding传递调度策略的结构.为降低译码器的存储资源和逻辑资源,首先减小传递信息的深度,将变量节点更新和校验节点更新进行联合设计.同时,利用迭代时间差对变量节点更新和校验节点信息所需的资源进行复用.在具体实现中,对一个GF(64)域上码长为1044bit的非规则多元LDPC码,采用Xilinx公司XC4VLX60的现场可编程逻辑门阵列(FPGA)芯片设计了译码器.与现有文献相比,所提出的译码器结构可节约54%的存储资源和逻辑资源,且提高了译码速度和吞吐量.     

改进的LDPC码译码算法

通过将串行置信度传播机制与归一化BP_Based译码算法相结合,构造出一种改进的LDPC码译码算法。该算法按照校验节点的一定顺序进行置信度传播,改善了置信度传播的收敛特性;同时应用归一化BP_Based算法的置信度更新计算法则,有效降低了译码复杂度,适合硬件实现。在AWGN信道下进行性能仿真。仿真结果表明,本文构造的串行归一化BP_Based算法的译码收敛速度明显快于常用LDPC码译码算法的收敛速度,可以显著提高译码性能。     

仿射置换矩阵结构下的高性能SC-LDPC码

空间耦合(SC)低密度奇偶校验 (LDPC)码的卷积结构在带来卷积增益的同时也引入了记忆结构。对于采用滑动窗译码的SC-LDPC码,前面的译码错误信息会影响后面的译码,尤其是对耦合长度较长的SC-LDPC码,容易引起误码扩散。因此,SC-LDPC码比传统的LDPC块码对结构设计的要求更高。为了提高设计空间和性能,提出用仿射置换矩阵(APM)替代传统的循环位移矩阵构造SC-LDPC码。通过实验发现并证明了APM-LDPC码结构具有全环和非全环现象,且非全环现象仅出现在APM-LDPC码中。应用非全环现象构造的APM-SC-LDPC码能显著降低短环数量和误码平层,在瀑布区有明显优势。     

提高多址接入性能的功率与LDPC码的优化设计

为了逼近多址接入信道的容量限,对功率与低密度校验阵（LDPC）码的度分布进行了优化. 基于互信息最大化准则设计了功率分配算法,并得出分配方案,利用高斯近似来近似取得因子图上消息的概率密度函数,得到功率分配条件下优化的LDPC码的度分布. 采用迭代的检测与译码算法进行多址干扰的消除. 仿真结果表明,经功率和LDPC 码优化后的误码性能在误码率为10-5时比等功率只优化LDPC 码度分布时的性能提升了16dB.     

串行级联LDPC码

文章主要讨论一类低编码复杂度的非规则LDPC码设计问题。该类LDPC码综合了LDPC码和级联码的特点，不仅编码算法简单，而且有了固定的码结构。在AWGN信道下，使用和积译码算法对其性能进行仿真实验，证明了该方法不仅降低了编码复杂度，而且有着非常好的性能。     

Implementation of low-density parity-check codes decoder for CCSDS standard

The complexity/performance balanced decoder for low-density parity-check (LDPC) codes is preferred in practical wireless communication systems. A low complexity LDPC decoder for the Consultative Committee for Space Data Systems (CCSDS) standard is achieved in DSP. An approximate decoding algorithm, normalized min-sum algorithm, is used in the implementation for its low amounts of computation. To reduce the performance loss caused by the approximation, the parameters of the normalized min-sum algorithm are determined by calculating and finding the minimum value of thresholds through density evolution. The minimum value which indicates the best performance of the decoding algorithm is corresponding with the optimized parameters. In implementation, the memory cost is saved by decomposing the parity-check matrix into submatrices to store and the computation of passing message in decoding is accelerated by using the intrinsic function of DSP. The performance of the decoder with optimized factors is simulated and compared with the ideal BP decoder. The result shows they have about the same performance.