DDR SDRAM在嵌入式系统中的应用

给出一种通过FPGA控制将DDR SDRAM应用于嵌入式系统的方法。分析DDR SDRAM的工作方式,对控制器的控制流程进行详细介绍,并给出控制流程图;分析专门针对Altera公司Cyclone系列FPGA来实现存储器接口的数据通道的结构。最后,给出控制器在Cyclone EP1C6Q240C6中的实现结果。     

DDR2 SDRAM控制器在机载显控系统中的应用

飞机座舱显示系统是航电电子系统的重要组成部分,随着显示器和显示控制系统的高度集成,传统的SDRAM和DDRSDRAM已经无法满足显示所需的大容量存储空间和高速率的读写。本文提出一种基于FPGA的DDR2 SDRAM的设计方法,在速率、存储量和带宽等方面满足了机舱显示系统的要求,同时该设计在模块化的基础上解决了DDR2 SDRAM控制器所面临的读写时序复杂、参数繁多等问题,可移植性比较强。     

基于FPGA的一种高速图形帧存设计

帧存是图形显示系统的核心部件之一,帧存的设计关系到系统的整体性能。介绍了一种高速图形帧存的设计方法。该高速帧存采用SRAM作为存储体,应用FPGA实现双帧存交替切换、上电清屏等功能,并借鉴电影遮光板的原理实现单帧双扫描功能,增加了系统视频带宽。该帧存已在某型飞机座舱图形显示系统中获得成功应用。     

动态部分可重构方法在SDRAM控制器中的应用

动态部分可重构方法应用于FPGA系统设计中,充分利用了FPGA芯片提供的可重配置功能,减小了FPGA芯片的配置时间。通过对可重构方法的研究,提出了基于模块化动态可重构方法应用到SDRAM控制器设计中,给出了重构流程,并对实验结果进行了分析。该方法提高了FPGA芯片的利用率,有效地提高了可重配置计算系统的整体性能。     

基于双处理器系统的图形生成电路研究与应用

机载显示器分辨率越来越高,显示内容越来越复杂,这对图形生成电路提出了更高的要求。提出了一种基于双处理器系统的图形生成电路实现方法,以两片DSP处理器作为绘图核心,配合FPGA和SDRAM帧存构建硬件平台,由主DSP进行绘图任务分配,并将任务分配结果通过Linkport口传递给从DSP,主从DSP根据任务分配结果并行完成图形生成算法运算,从DSP通过Linkport口向主DSP发送图形数据,主DSP将图形数据写入SDRAM帧存中,配合FPGA对SDRAM进行乒乓操作完成图形数据的实时生成与显示。实验结果表明,该方法与单处理器方案相比,在功耗仅增加15%的情况下图形生成效率可提高53%以上,生成一幅1 024×768的EFIS电子飞行显示系统画面帧率可达86 f/s。     

虚拟现实的图形生成技术

虚拟现实是一种高度逼真的模拟人在自然环境中视、听、动等行为的人机界面。图形生成是虚拟现实技术的重要瓶颈。本文对面向虚拟现实的实时图形生成技术及其发展情况作了详细的介绍和综述。其主要内容是图形生成的硬件体系结构以及在虚拟现实的真实感图形生成中用于加速的各种有效技术。     

收割机智能CAD中的模糊推理与图形生成

本文介绍了联合收割机总体设计专家系统的总体思想，着重论述了模糊理论在设计型专家系统中的应用，以及用ＰＤＣｐｒｏｌｏｇ的ＢＧＩ系统构造联合收割机设计图的图形构件。     

蚁群优化在组合电路测试生成中的应用

如何高效地解决数字电路测试生成问题是VLSI领域中的核心。通过对蚁群算法在不同类型的组合优化和搜索问题上的应用研究,基于组合电路测试的路径敏化方法,借助SAT确定性算法工具,提出了一个新的蚁群算法模型来解决组合电路测试生成问题,并通过实验验证其可行性。     

图形生成填充方式研究

填充是图形生成中关键性的一步，其效率直接影响到整个图形生成系统的性能。本文首先讨论了几种常用的填充算法的局限性，然后提出了一种更有效的凸多边形填充算法，并详细说明了该算法在抗混叠。     

SDRAM控制器在PDP视频系统中的应用

介绍了SDRAM及其基于FPGA的通用控制器在PDP视频存储系统中的应用。详细解析了SDRAM的控制命令所实现的功能以及控制时序。所提出的通用控制器不针对特定存储操作,适用于任何复杂系统。用户可以根据自己的需要自行提供简易的顶层的控制命令,就可以对SDRAM进行正确的操作。同时也介绍了SDRAM通用控制器设计。在PDP视频系统中,我们采用两组SDRAM,通过合理的状态机运用进行乒乓操作,将处理过的数据不间断送往SDRAM和PDP平板。     

基于FPGA和SDRAM的数据控制卡设计

本文对大型工业打印机控制系统的进行了一个控制功能方面设计的介绍。该设计用USB2.0传输数据和用FPGA处理数据并且控制打印头;SDRAM用于缓存图像数据。USB保证了从上位机的接受速度,FPGA使得开发的成本和风险降低。FPGA主要处理上位机命令和图像数据的存储。     

飞机座舱图形生成系统的硬件加速设计

针对飞机座舱高分辨率图形实时生成与显示的应用需求,提出了一种适用于硬件实现的图形填充加速设计方法,在FPGA中设计了一种状态机对DSP置入的像素标记进行判断处理。采用SDRAM作为帧存,FPGA与DSP对SDRAM采取乒乓操作方式,实现了高分辨率图形数据的消隐与填充加速处理,填充算法无须将数据回写入SDRAM,实现了画面输出的零延时。试验结果表明,所提出的方法可以大幅减少图形绘图时间。     

嵌入式系统的显卡方案设计

介绍具有面向微处理器的通用接口显卡系统,可使低速微处理器轻松驱动高分辨率显示器,且占用微处理器的时间极少。该方案以DDR SDRAM为显存存储图像数据,以FPGA为核心,控制并读/写显存中的数据,并将显存中的数据同步到液晶屏的驱动时钟下,形成持续的数据流,同时输出控制信号控制液晶屏的驱动,嵌入式微处理器仅需要在改变图像时输出数据,而不需持续输出驱动信号和数据流,从而大大降低嵌入式处理器的驱动负担。     

基于DSP和FPGA的全景图像处理系统设计与实现

设计了基于DSP和FPGA的全景图像处理方案,FPGA完成图像采集,DSP完成图像的各种处理算法。利用FPGA设计了基于乒乓缓存机制的SDRAM控制器;采用EDMA方式,完成了DSP与FPGA的数据交换。测试结果表明,DSP+FPGA折反射全景图像处理系统完成了对分辨率为2 048×2 048、每秒15帧的Camera Link接口的全景图像的实时采集及缓存解算,并以1 024×768的分辨率进行实时显示。     

DDR SDRAM控制器的设计与实现

DDR SDRAM存储器已经得到广泛的应用。本文详细分析了DDR SDRAM控制器的结构和关键技术，并介绍了基于Altera FPGA的DDR SDRAM控制器实现。我们在深入分析DDR存储控制器工作原理及其内部结构后，直接使用Altera公司提供的IP核，在QuartusⅡ5．0开发环境中调用MegaCore（Altera公司的IPcore），根据具体应用需求进行了DDR SDRAM控制器的设计并加以实现。     

基于FPGA的DDR SDRAM控制器设计

针对目前应用最为广泛的DDR SDRAM存储器,采用VHDL语言实现了基于ALTERA公司FPGA架构的、基于工业标准的通用DDR SDRAM控制器设计。重点介绍了读数据接口和写数据接口设计。在EP1C6Q240C8芯片上实现时的性能达到了133MHz的主频频率。     

基于FPGA的DDR SDRAM控制器的设计和实现

DDR SDRAM,因其拥有较之SDRAM为两倍的数据读、写速率,已经成为存储器的主流,并得到了广泛的应用,尤其在高速、高精度、高存储深度的数据采集系统中。本文在分析了DDR SDRAM工作原理的基础上,预先在FPGA上利用Verilog硬件描述语言设计实现了DDR SDRAM的读、写以及刷新,给出了DDR SDRAM控制器的状态转换图及结构框图,为进一步与微控制器或数字信号处理器的连接创造条件。目前该控制器已经研制完毕,进一步还可以集成到数据采集系统中。