基于CPLD的ГOCT18977总线收发系统设计与实现

针对现有俄式ГOCT18977总线的实现方式中传输速率不兼容的问题,设计并实现了一种基于CPLD的ГOCT18977总线收发系统.该系统利用CPLD进行分频,可兼容不同的总线传输速率;并通过CPLD实现系统的逻辑设计与收发控制,能够实时完成总线数据的发送、接收、显示和存储功能.     

基于CPLD的ГОСТ18977总线收发系统设计与实现

针对现有俄式ГОСТ18977总线的实现方式中传输速率不兼容的问题,设计并实现了一种基于CPLD的ГОСТ18977总线收发系统。该系统利用CPLD进行分频,可兼容不同的总线传输速率;并通过CPLD实现系统的逻辑设计与收发控制,能够实时完成总线数据的发送、接收、显示和存储功能。     

基于CPLD的数据远程传输接收端逻辑控制设计

针对自主研发的脉冲辐射剂量探测系统,首先介绍了其光纤远程实时传输链路的组成.然后在分析数据接收单元电路结构和主要信号特点的基础上,设计并实现了基于CPLD的数据接收与上传的逻辑控制.CPLD一方面要从解码芯片接收并识别数据和同步信号,对数据包进行传输扩展,另一方面则要完成对USB接口模块数据传输的控制.辐射探测系统的整体测试与应用验证了CPLD逻辑控制电路设计的正确性.     

基于CPLD和单片机的高精度超声波测距研究

提出了一种基于CPLD和单片机的高精度超声波测距的设计方案。测距中的时间是通过高精度的晶体震荡器作为时钟信号源来进行计数测量。同时使用CPLD代替常用的单片机的纯软件方法实现动作控制,以减少误差。在CPLD电路设计中,充分考虑了延时所造成的误差并予以克服。     

CPLD和单片机的高精度超声测距系统

提出一种基于CPLD和单片机的高精度超声波测距的设计方案。测距中的时间是通过高精度的晶体振荡器作为时钟信号源来进行计数测量;同时使用CPLD代替常用的单片机纯软件方法实现动作控制,以减少误差。在CPLD电路设计中,充分考虑了时延所造成的误差并予以克服。     

基于单片机和CPLD的高精度数据采集系统设计

本文提出了一种基于CPLD与MCU的多路高速数据采集系统的新方法.该系统利用AD7656和AD7864可以实现多通道同步采样或多通道异步采样,其中CPLD完成对AID转换的逻辑控制,使用MCU对AID转换数据进行处理.通过实际测试结果表明,所设计的基于CPLD与MCU的多通道数据采集系统,能够准确有效地进行AID数据采集.     

基于CPLD芯片EPM7128设计的数据合并转换器

介绍了基于CPLD芯片EPM7128设计的数据合并转换器。其中,控制串行口数据合并时间的计数器电路和并行数据转换成串行数据的移位电路都是在CPLD中完成的,数据块合并由相应的软件实现,最终形成PCM流输出。     

基于CPLD的现场数据录入终端的设计

针对工业生产流水线现场工艺特征数据管理的录入以及数据远程传输的需求,基于CPLD的现场数据录入终端由CPLD、数据录入、液晶显示、CAN总线通信等模块组成;其中CPLD单元执行数据的处理和控制信号的输出,数据录入键盘完成现场数据的录入,液晶显示模块实现录入数据的实时显示以及控制功能的说明显示,CAN总线通信模块实现数据的远程传输;软件设计采用VHDL语言编程,借助MAX+plus Ⅱ进行了仿真分析,结果表明键盘录入、液晶显示、CAN通信等在时序配合以及功能上达到了预期目的;系统硬件设计需求全面,结构紧凑,模块化软件设计有利于移植与集成,具有很好的应用价值。     

储油罐液位监测雷达设计与实现

针对目前炼油厂实际生产状况，提出利用FMCW雷达测距技术设计储油罐液位自动监测系统，旨在提高生产自动化程度和降低生产中的安全隐患。文中重点介绍了液位监测雷达的测距原理，采用FFT／CZT算法提高雷达测距精度并给出基于DSP实现方案。通过仿真结果和实验室样本测量数据显示，FMCW雷达的测距精度满足工业设计需要。     

基于MPC860的数据采集接口的设计与实现

MPC860是一款功能强大的嵌入式通信处理器,但由于缺乏集成数据采集外设,限制了其在控制领域的应用,因此,提出了一种基于AD7862结合CPLD控制的数据采集接口实现方法;利用AD7862的双采样保持功能完成双通道同时采样,用多路开关扩展采样通道数,CPLD完成对采样通道选择、采样频率的设定、采样结果读取/存储以及数字I/O扩展功能;CPLD与MPC860之间通过数据地址总线连接,并由MPC860的GPCM控制器对CPLD进行总线时序控制;给出了详细的软硬件设计,经实际应用测试满足了系统的信息采集需求,实现了接口扩展目的.     

数字电视标准DMB-T高速LDPC译码器VLSI设计

在我国的数字电视广播地面传输标准DMB-T中,使用了准循环非规则LDPC码作为前向纠错编码。针对此标准中LDPC码的特点,采用修正最小和译码算法,设计了一种半并行结构实时译码器,可实现DMB-T中三种不同码率下的LDPC译码,并有效地实现了硬件结构复用。与其他设计方案相比较,减少了RAM块的数量一半以上,全局布线难度也大大降低。整个设计在Stratix II FPGA上进行了综合验证。当译码迭代次数为20次时,系统吞吐量可达100 Mb/s以上。     

Hybrid encoding for test data compression

Main disputes of digital integrated circuits testing are increasing test data volume and test power. The proposed encoding schemes are a combination of nine coded and selective pattern compression, Alternate Variable Run length code to reduce test data volume. The test cubes are divided into multiples of 8, 16, 32, and 64 blocks to upsurge the relationship among the successive test patterns which offers enriched test data reduction. The test data blocks are encoded with two methods in order to reduce test data volume. In the first method, the test sets are encoded using nine coded with selective pattern coding to expand the test data density. In the second method, the test sets are encoded using nine coded with Alternate variable run length laterally with selective pattern coding to improve the test data compression. Investigational results show that the proposed first and second approaches offer a maximum of 76% and 83% of compression ratio respectively for ISCAS’89 benchmark circuits.     

TP RAM的低功耗优化设计及应用

针对SoC中TP RAM的面积及功耗较大问题,提出一种优化设计方法。通过将SoC中的TP RAM替换成SP RAM,在SP RAM外围增加读写接口转换逻辑,使替换后的RAM实现原TP RAM的功能,保持对外接口不变。为了进一步降低功耗,使用自适应门控时钟,对地址总线进行格雷编码。将文中方法应用于一款多核SoC芯片,该芯片经TSMC 28 nm HPC工艺成功流片,die size为10.5 mm×11.3 mm,功耗为17.07 W。测试结果表明,优化后的RAM面积减少了25.2%,功耗降低了43.07%。     

分布式存储系统中的预测式纠删码研究

纠删码消耗的存储空间较少,获得的数据可靠性较高,因此被分布式存储系统广泛采用。但纠删码在修复数据时较高的修复成本限制了其应用。为了降低纠删码的修复成本,研究人员在分组码和再生码上进行了大量的研究。由于分组码和再生码属于被动容错方式,对于一些容易出现失效的节点,采用主动容错的方式能更好地降低修复成本,维护系统的可靠性,因此,提出了一种主动容错的预测式纠删(Proactive basic-Pyramid,PPyramid)码。PPyramid码利用硬盘故障预测方法来调整basic-Pyramid码中冗余块和数据块之间的关联,将预测出的即将出现故障的硬盘划分到同一小组,使得在修复数据时,所有的读取操作在小组内进行,从而减少读取数据块的个数,节省修复成本。在基于Ceph搭建的分布式存储系统中,在修复多个硬盘故障时,将PPyramid码与其他常用的纠删码进行对比。实验结果表明,相比basic-Pyramid码,PPyramid码能降低6.3%~34.9%的修复成本和减少7.6%~63.6%的修复时间,相比LRC码、pLRC码、SHEC码、DLRC码,能降低8.6%~52%的修复成本和减少10.8%~52.4%的修复时间。同时,PPyramid码构造灵活,具有很强的实际应用价值。     

基于可变码长的音视频同步编码改进算法

针对音视频同步的问题提出一种基于H.264帧间预测的音视频同步编码的改进算法。该算法引入可变码长的概念,将音频编码数据分为若干码组,每个码组为2或3比特的待嵌入数据。在H.264的帧间预测环节,可变尺寸块与码组之间根据公式确定映射关系。根据待嵌入数据来动态决定宏块分割模式的编码方式,以及根据映射关系提取数据的解码方法,使用4×4宏块分割模式表示嵌入数据的结束。实验结果表明,该算法使视频采集样本的峰值信噪比(PSNR)下降了0.031dB,码率变化率为5.16%,产生1.97%的嵌入开销,但是所嵌入的音频编码数据可以正确完整地提取。因此该算法能够在增加数据嵌入容量、保持视频质量、保证数据正确性和完整性的基础上实现音视频同步编码。     

基于RBEC的副本动态存储方法

随着云存储技术的飞速发展,现有的云存储架构和存储模式都以一种静态的方式呈现在用户和攻击者面前,使得数据面临着更多的安全威胁。针对这种数据静态存储模式的不足,文中提出了一种基于二元随机扩展码(RBEC)的副本动态存储方法。该方法利用一种网络编码将数据块存储在云节点上,通过基于二元随机扩展码进行节点数据变换,可随机时变地改变节点的数据信息,通过变换攻击面来增加攻击者实施攻击的复杂度和成本,降低系统的脆弱性曝光和被攻击的概率,提高系统的弹性。理论分析和仿真实验结果表明,该方法对变换时的编码计算时间开销在整个动态变换中的占比不高,主要的时间开销是在节点间数据编码块的传输上。此外,文中还将该方法与一般再生码拟态变换方案做了性能对比分析。REBC的特性,即重新生成的编码矩阵满足MDS性质的概率几乎为1,所以文中所提方法的编码过程的性能开销优于一般再生码可能多次变换的性能开销。     

基于微程序控制器的在线指令系统的设计

介绍了一种用RAM代替CPU中控制存储器的软件和硬件系统，该系统将微代码从上位机存入RAM，使得指令系统在线修改。详细论述了硬件设计的原理和方法，指出了微程序的控制信号，并用DELPHI开发了上住机的软件，使上位机和硬件系统能联机运行．     

一种基于相邻匹配的分形图像检索算法

分形码用来描述图像内跨尺度相似性冗余信息。通过分形码记录图像特征并将其用于图像相似度判断及图像检索。基于自适应四叉树分割方法,提出了图像快速分形编码方法。所提方法通过邻域内固定块的相似性判别快速提取分形码,减少了图像分割层次,缩短了编码时间并保证了图像解码质量。同时提出了一种新的快速判别图像间相似块的距离公式,提升了图像相似度判断的准确性。实验结果表明,相对于灰度直方图判别法,本算法大幅提高了图像检索的查全-查准率。相比于文献中的分形检索算法,本算法缩短了编码时间并降低了分割块数,从而提高了检索效率。     

Design considerations for a hardware-refreshed memory card for the MC68000

Circuit complexity is the main disadvantage of using hardware rather than software to refresh dynamic RAM. Program overheads, withdrawal of interrupts from use, and increased demands on system components other than the microprocessor militate against the software solution. A hardware-refreshed 256 kbyte dynamic RAM card has been developed for use with 68000-based systems. The design includes a TMS 4500AML controller and a TMS 4164 64k dynamic RAM. The operation of the dynamic RAM is explained. The RAM is interfaced to the 68000 by the system's VME bus. The organization of the memory is discussed, and the steps in a software routine to test blocks of memory are outlined.     

基于连续及非连续块编码的测试数据压缩方法

提出了一种新的基于连续及非连续长度块编码的测试数据压缩方法,该方案从提高码字利用率的目的出发,利用定长的二进制码字表示连续长度块的长度信息,同时,将连续位长度不足的序列按一定的策略划为非连续块,并且不对其进行编码,故有效地避免了用长码字替换短游程序列的情况。该方案的编码规则减少了使用前、后缀形式编码的复杂性,所以其编码及解码过程简单,同时具有简单的通讯协议。对ISCAS-89标准电路Mintest集的压缩结果表明,提出的方案较FDR码和Golomb码都具有更好的压缩效率。