X频段取样锁相频率合成器——PDRO

对取样锁相频率合成器的工作原理、技术特点等进行了描述,着重分析了其低相噪、低杂散特性,讨论了环路滤波器与环路扩捕的设计对环路稳定性的贡献,最后给出了X频段取样锁相频率合成器的电技指标.     

现代频率合成中的锁频环实验研究

压控振荡器（VCO）是合成器中的关键器件之一，其噪声特性直接影响合成器的相位噪声和环路动态特性。在锁相合成器中，特别是宽带合成器中，对VCO采用附加锁频环进行稳频控制，明显地优化了合成器载频中远区的相位噪声，锁频环已成为先进合成器的关键技术。该文描述了锁频环（FLL）的原理，对锁频环的环路特性和相位噪声进行了理论分析，并以C波段合成器为例，给出了常规小数锁相环和小数锁相附加锁频环的实验研究结果。实验证明锁频环对优化合成器中远区相位噪声效果明显。     

数字锁相环频率合成器的环路分析与设计

分析了数字锁相环中，各环路参数对频率合成器技术指标的影响，介绍了含有微波混频单元的锁相方案，该方案可提高环路参数的一致性，并给出了利用这种方法实现频率合成器的实例。     

低相噪,低杂波数字锁相环路滤波器的设计

较详细地分析数字锁相频率合成器的相位噪声，着重用控制论方法对低相噪、低杂波锁相环的环路滤波器进行设计，并用某Ｓ波段频率合成器的实验结果进行了验证。     

取样锁相频率源的设计北大核心CSCD

从实际产品出发,针对应用中对噪声的需求,研究了取样锁相频率源,分析了取样锁相的原理、技术特点以及应用前景,设计了一种环路滤波器和扩捕电路,并用波特图对环路稳定性进行了分析,给出了一种取样锁相频率源的研制结果及其相位噪声等关键指标的实测结果。该取样锁相频率源具有体积小、相噪优、调试简单等特点,可广泛应用于雷达接收机系统。     

锁相环频率合成器捕捉过程的分析与仿真

锁相环频率合成器在射频通信电路中有广泛的应用,频率合成器的捕捉时间是很重要的性能指标.介绍了锁相频率合成器的基本原理,重点分析了环路的传递函数及环路滤波器在其中的影响,对频率响应过程进行了仿真分析.     

锁相环频率合成器最优环路带宽的选取

锁相环频率合成器环路带宽值的选取直接影响其输出相位噪声。基于此,本文首先介绍了锁相环的基本组成部分,然后分析了晶振、集成锁相芯片和压控振荡器相位噪声对频率合成器环路输出端的噪声影响,从而导出了最优环路带宽计算公式。并且通过基于PE3236芯片的频率合成器的输出相位噪声测量对最优环路带宽公式正确性进行了验证。结果表明:当根据最优环路带宽公式取值时,锁相环频率合成器的输出相位噪声满足实际应用需求。     

低相噪、低杂散数字锁相频率合成器

本文分析了数字锁相频率合成器的相位噪声,用控制论方法对低相噪、低杂散锁相环的环路滤波器进行了设计,并通过某L波段频率合成器的成功研制得到了验证。     

基于ADF4350锁相频率合成器的频率源设计与实现

介绍了ADF4350锁相频率合成器的内部结构,在此基础上,分析和探讨了ADF4350锁相频率合成器的基本原理和工作特性.结合ADF4350的工作特性,给出了一种用AVR单片机控制ADF4350锁相频率合成器的频率源设计方法.对于环路滤波器,运用ADIsimPLL软件进行仿真和设计.通过对锁相环硬件电路的调试和编写相关单片机控制程序,实现了一个性能较好的频率源.     

取样锁相频率合成技术

本文介绍了取样 PLL 合成器的优点.用 Z 变换分析了Ⅰ型控制环路的稳定性要求和瞬态响应.推导了比较通用的Ⅱ型控制环路类似的表达式,并将 Z 变换分析加以推广,对取样 PLL 合成器的输出相噪谱进行了详述分析.     

CMOS毫米波低相噪级联双锁相环频率综合器设计北大核心

采用65 nm CMOS工艺，设计了一种低相噪级联双锁相环毫米波频率综合器。该频率综合器采用两级锁相环级联的结构，减轻了单级毫米波频率综合器带内和带外相位噪声受带宽的影响。时间数字转换器采用游标卡尺型结构，改善了PVT变化下时间数字转换器的量化线性度。数字环路滤波器采用自动环路增益控制技术来自适应调节环路带宽，以提高频率综合器的性能。振荡器采用噪声循环技术，减小了注入到谐振腔的噪声，进而改善了振荡器的相位噪声。后仿真结果表明，在1.2 V电源电压下，该频率综合器可输出的频率范围为22～26 GHz,在输出频率为24 GHz时，相位噪声为-104.8 dBc/Hz@1 MHz,功耗为46.8 mW。     

L波段低相噪、快锁定频率合成器研制

小数分频（FNPLL）频率合成器是近年来出现的一种新技术,它与传统的整数分频频率合成器相比具有频率分辨率高、相位噪声低、快速锁定等优点。用ANALOGDE．VICES公司的最新的小数分频锁相环频率合成器芯片ADF4193,设计了一个L波段锁相环频率合成器。文章系统地阐述了ADF4193的组成、工作原理,使用ADISimPLL软件进行环路滤波器设计,通过仿真得到各种性能指标,并对仿真结果和改变参数避开杂散的方法进行了详细分析。通过测试,结果证明了ADF4193组成的频率合成器具有优良的性能。     

PLL频率合成器中有源环路滤波器的设计与仿真

为提高PLL频率合成器的性能,简化环路滤波器的设计过程,提出了PLL频率合成器中有源环路滤波器的一种设计方法。首先给出一种实用的三次特性的有源环路滤波器结构,根据电路结构求出其频率特性,结合PLL频率合成器中鉴相器-VCO-分频器的相位传递函数,确定使系统稳定的相位最大返回处频率,合理分配滤波器的零、极点,进而综合出环路滤波器的设计方法,以及电路中各元件的计算公式。文中给出了设计实例并进行了PSPICE仿真,结果表明其性能完全能达到设计要求。     

射频锁相频率合成器的设计与仿真

频率合成器可以提供大量精确、稳定的频率作为无线通信设备的本振信号。简要介绍了锁相环频率合成器的基本原理,并利用整数N锁相芯片ADF4112设计了一个宽波段的频率合成器。讨论了其中主要元器件的选择和环路滤波器的设计,利用先进设计系统(Advanced Design System,ADS)仿真软件对设计方案进行频域和瞬态响应仿真,并使用其中的优化工具对各个参数进行优化。仿真与优化结果验证了频率合成器的可行性,同时可以得到优化后环路滤波器的参数。     

基于DDS的锁相频率合成器设计

提出一种基于直接频率合成技术(DDS)的锁相环(PLL)频率合成器,该合成器利用DDS输出与PLL反馈回路中的压控振荡器(VCO)输出混频,替代多环锁相频率合成器中的低频率子环,使合成器输出频率在89.6~110.4 MHz之间分辨率达1 Hz,并保持DDS相噪、杂散水平不变。结合DDS的快速频率切换和PLL环路跟踪能力,实现信号的快速跳频。本文给出了技术方案,讨论部分电路设计,并对主要技术指标进行理论分析,最后给出了实验结果。     

一种改善频率合成器相位噪声的方法

在现代电子技术中,数字式频率合成器在通信、雷达等系统中得到了广泛的应用,其相位噪声直接影响到系统的整体性能。提出了利用变频锁相方法改善微波波段频率合成器的相位噪声,并进行了频域分析,给出了相应的环路滤波器的设计。最后的实验结果给出了变频锁相与直接锁相的频率合成器相位噪声比较,可以看出采用变频锁相方式的频率合成器的相位噪声有了很大的改善。     

基于ADF4193的UHF频率合成器设计

频率合成芯片ADF4193具有小数分频和快速锁定特性。换频时通过增加电荷泵电流以扩大环路带宽,缩短了环路的锁定时间,并采用可编程开关调整环路元件参数来确保环路稳定。UHF跳频频率合成器以ADF4193为核心电路实现设计,采用ADIsimPLL软件仿真环路参数,利用低噪声运算放大器构成的电压放大器来扩大VCO的调谐电压范围,通过调整环路带宽及设计合理的PCB布局来抑制杂散,给出了实测结果。     

X频段机载雷达频率合成器的设计

介绍一种机载合成孔径雷达(SAR)频率合成器的试验研究。该合成器采用了数字锁相环与模拟环相结合的方法,以及谐波混频和减振技术,实现了频率合成器的低功率、轻重量、小体积和低相位噪声等技术指标。