去耦电容特性阻抗反谐振点的分析与应用

电源分配网络(PDN)的阻抗在指定频段内要求足够低。两个不同容值的并联去耦电容可以降低PDN的阻抗,但是其等效特性阻抗所产生的反谐振点也会引入到PDN阻抗中,该点可能会超过目标阻抗,所以需要合理地选取去耦电容器,尽可能降低该点阻抗。从并联电容的等效电路模型出发,推导并验证了电容参数与反谐振点频率、反谐振点阻抗的数学模型;随后通过实例将该模型应用于基于目标阻抗的设计方法中,证明了该模型实施的直观性和有效性。     

基于混合遗传算法的去耦电容网络设计

结合基于目标阻抗的设计方法,将混合遗传算法应用于PDN(电源分配网络)的去耦电容网络设计,对所需去耦电容器的种类和数目进行优化计算,同时与标准遗传算法和传统设计方法进行对比,借助Cadence电源完整性仿真工具验证设计结果的有效性和合理性。避免了传统设计需要借助EDA工具进行反复修改和验证的繁琐过程,同时减少了设计冗余,节省了PCB布局布线空间,为高频电路的PDN设计提供参考。     

高速嵌入式系统中的电源完整性设计方法

描述了高速嵌入式系统中电源分布网络（Power distribution network,PDN）的组成和特性。解释了目标阻抗和电源分布网络阻抗的概念,以及它们与电源完整性之间的关系。以OMAP5910为例,说明了在实际设计中如何选择、放置去耦电容。最后,给出了板级实现方案。     

一种抑制电源分配网络并联谐振的方法

提出一种增加去耦支路损耗抑制电源分配网络PDN中并联谐振的方法。该方法通过在去耦支路引入一个串联电阻,使PDN的损耗增加,从而抑制PDN并联谐振。给出了理论模型,借助Hy-perlynx PI仿真软件在DM642板卡上进行仿真实验。结果表明,在去耦支路引入一个0.45Ω电阻,可将PDN并联谐振处的品质因数Q从282抑制到13。同时,分析了引入电阻对去耦效果的影响。当引入电阻小于0.45Ω时,可通过增加去耦电容并联个数来补偿引入电阻对去耦的影响。     

基于芯片封装的微系统模块PDN设计优化

随着IC芯片的供电电源趋向低电压以及大电流，基于2.5D硅通孔技术（Through-Silicon-Via,TSV）、倒扣焊、高温共烧陶瓷（High Temperature Co-fired Ceramics,HTCC）、3D堆叠等的微系统模块的电源分配系统（Power DeliveryNetwork,PDN）的设计越来越重要。芯片电流经过PDN互连产生输出噪声，这些互连必须提供一个较优低阻抗的信号返回路径，保持芯片焊盘间恒定的供电电压且维持在一个很小的容差范围内，通常在5%以内。基于芯片封装系统（Chip Package System, CPS），结合TSV硅基板、HTCC管壳、PCB三级协同对微系统模块PDN提出设计及优化方法，从直流设计、交流阻抗设计分别进行阐述，并运用芯片电源模型（Chip Power Model, CPM），结合时域分析实现了电源纹波PDN低阻抗设计。     

高速电路PCB及其电源完整性设计

详细分析了印刷电路板(PCB)的叠层结构设计,包括单板总层数,信号、电源及地层层数,尤其是信号、电源及地层的相对位置排列。具体研究了PCB的电源完整性设计,分析了高速电路中的电源分配网络(PDN)结构,得出PCB设计中可能影响电源完整性设计的因素。基于这些因素,进行了仿真分析,仿真结果验证了PCB电源完整性设计的可行性与合理性。     

Power Good信号

Power Good信号简称“P.G.”或P.OK信号。该信号是直流输出电压检测信号和交流输入电压检测信号的逻辑与TTL信号兼容。当电源接通之后,如果输入交流电压在额定工作范围之内,且各路直流输出电压也已达到它们的最低检测电平(+5V输出为4.75V以上),那么经过100ms～500ms的延时,P.G.电路发出“电源正常”的信号(Power Good或P.OK为高电平)。当电源输入交流电压降至安全工作范围以下或+5V电压低于4.75V时,电源送出“电源故障”信号(Power Fall,低电平)。Power Fall应在5V下降至4.75V之前至少1ms降为小于0.3V的低电平,且下降沿的波形应…     

基于BiCMOS工艺可修调的高精度低温度系数带隙基准源设计

设计了一种利用电阻比值校正一阶温度系数带隙基准电路的非线性温度特性来实现低温度系数的高精度低温度系数带隙基准源;同时设置了修调电路提高基准电压的输出精度.该带隙基准源采用0.8μm BiCMOS(Bipolar-CMOS)工艺进行流片,带隙基准电路所占面积大小为0.04 mm2.测试结果表明:在5 V电源电压下,在温度-40℃～125℃范围内,基准电压的温度系数为1.2×10-5/℃,基准电流的温度系数为3.77×10-4/℃;电源电压在4.0 V～7.0 V之间变化时,基准电压的变化量为0.4 mV,电源调整率为0.13 mV/V;基准电流的变化量为变化量约为0.02μA,电源调整率为6.7 nA/V.     

低功耗带隙基准电压源电路设计

文章提出一种三层self-cascode管子工作在亚阈值区的低功耗带隙基准电压源电路。该电路具有电路结构简单、功耗低、温度系数小、线性度小和面积小等特点。采用CSMC 0.18μm的标准CMOS工艺,华大九天Aether软件验证平台进行仿真。仿真结果表明,在tt工艺角下电路的启动时间为6.64μs,稳定输出的基准电压V_(ref)为567 m V;当温度在-40℃~125℃范围内时,tt工艺角下基准电压V_(ref)的温度系数TC为18.8 ppm/℃;电源电压在1.2 V~1.8 V范围内时,tt工艺角下基准电压V_(ref)的线性度为2 620 ppm/V;在10 Hz~1 k Hz带宽范围内,tt工艺角下基准电压V_(ref)的电源抑制比(PSRR)为51 d B;版图核心面积为0.001 95 mm~2。     

电池监测芯片中稳压模块的设计

设计了一款应用于电池监测芯片内的稳压模块,为芯片内部电路提供模拟电源电压与数字电源电压。通过带隙电路产生稳定的模拟电源电压,数字电源电压则通过栅源电压差叠加的方式获得。采用XFAB 0.35μm工艺模型仿真表明,在负载电流4 mA,外界电池电压10 V~60 V的宽输入电压范围内,模拟电源电压变化12 mV;在负载电流4 mA,-40℃~125℃的温度范围内,模拟电源电压变化6 mV,温漂系数为7.8 ppm/℃;数字电源电压分别变化0.12 V、0.76 V,均满足实际应用所需要的稳压要求。模块提供可靠的上电复位信号,并加入了过流保护和过温保护功能。