微捷码宣布推出支持GLOBALFOUNDRIES低功耗技术的参考流程

微捷码（Magma）设计自动化有限公司近日宣布,一款支持GLOBALFOUNDRIES28纳米超低功耗（SLP）高K金属栅（HKMG）技术的nedist—to—GDSII参考流程正式面市。这款签核就绪（sign—off-ready）的参考流程可与GLOBAL—FOUNDRIES的签核验证模块相集成,     

最新32位PIC32 MCU

MIPS科技公司宣布其全速USB2．0 On—the—Go（OTG）功能IP核已被美围微芯科技公司（Microchip Technology Inc．）采用,为其32位PIC32微控制器（MCU）系列提供USB功能。该功能可帮助嵌入式设计人员简单而经济有效地将先进的USB连接构建在其设备上。在MIPS32M4K处理器核的推动下,PIC32MCU系列利用了MIPS科技的模拟和处理器业务部的IP。     

基于Nios Ⅱ的全彩LED音乐景观灯控制系统设计

介绍了基于NiosⅡ的SOPC（可编程片上系统）系统设计技术,给出了嵌入式32位NiosⅡ软核在UC／OS—Ⅱ操作系统中的CF卡系统、MP3解码算法和PWM（脉宽调制）IP核的定制方法。详细介绍了如何运用SOPC技术设计基于NIosⅡ软核处理器的嵌入式全彩LED音乐景观灯控制系统的设计方法。     

基于SOPC技术的异步串行通信IP核的设计与实现

介绍了SoPC（System on a Programmable Chip）系统的概念和特点,给出了基于PLB总线的异步串行通信（UART）IP核的硬件设计和实现。通过将设计好的UART IP核集成到SoPC系统中加以验证,证明了所设计的UARTIP核可以正常工作。该设计方案为其他基于SoPC系统IP核的开发提供了一定的参考。     

设计SOC所必备的技术

SOC（System－on－a－Chip片上系统）的核心技术是IP（IntellectualProperty，知识产权）核模块，分为硬IP核和软IP核。有的公司不愿意外卖IP核，这类仅供公司内部使用就叫做内源（Insourcing）IP核。可以外卖的IP核就叫做外源（Outsourcing）IP核。产品开发单位为了保证设计质量，减小技术风险，缩短设计周期，争取早日上市，可以花钱购买适合自己需要的IP模块。为了便于开发单位使用不同公司的IP模块，最好有统一的标准接口。目前大约已有170多家公司，包括半导体厂商、EDA（电子设计自动化）公司、IP公司等，成立了虚拟插座…     

基于格式塔心理学的手写识别及MatLab仿真

文章从格式塔心理学的角度提出了核函数的设计方法。该方法强调：数字不等于像素点的组合，主张从整体出发，理解每个像素部分。依据这个原理，本文对图像及像素进行了两项有创新的抽象和假设。此外，由于使用了独创的不对称流动核函数和”二次学习”算法并借鉴了图论的思想，此核有很强的适应能力，能自动调整自身以适应：识别阶段（粗识别和细识别阶段）、图像内容（如：识别1和9时核的形态不同）和图像质量（数字扭曲变形程度）。以上这些，解决了传统核方法在参数调整和核函数选择上的一些困难。本文从信息论、反馈和经验校正系数的角度分析了该核的优势，并使用MatLab对所提出的算法进行了测试。结果表明，识别率比普通方法有显著提高。     

视频处理DSP并行接口的IP核设计

并行接口是我们设计的视频DSP中的一个重要组成部分。本文重点讲述了视频处理DSP并行接口的IP核设计方案、设计中的难点以及问题解决。根据该设计方案使用硬件描述语言（Verilog HDL)和采用自顶向下（TOP-DOWN）的设计方法实现了IP核。     

PMC-Sierra推出业界首款面向x86服务器的多核多线程RAID平台

PMC-Sierra公司日前宣布推出其maxRAID架构以及该系列的首款产品,专为X86服务器固态硬盘（SSD）存储而设计的BR5225-80RAID适配器。该maxRAIDBR5225-80适配器采用PMC—sierra市场领先的多核SRC8x6G片上RAID（RoC）控制器和多线程性能优化型RAID堆栈软件设计而成,     

CEVA第三代DSP核瞄准下一代Hi—Fi

6月1日，CEVA推出该公司第三代架构-CEVA—TeakLite—Ⅲ DSP核，瞄准的是下一代Hi—Fi音频应用，其特点是具有32位本地处理功能，比第一代-CEVA—TeakLite内核性能至少翻番，可为3G手机、高清（HD）音频、互联网语音（VoIP）和便携式音频设备等应用提供相对高的性能和低的功耗。     

通用异步串行收发器UART核在DSP芯片中的设计与实现

UART是广泛使用的串行数据通信电路,因其要求的传输线少,可靠性高,传输距离远,所以系统间互联常采用RS—232接口方式。文章基于Verilog HDL语言,结合有限状态机的设计方法来实现UART,将其核心功能集成到DSP上,使整体设计紧凑、小巧,实现的UART功能稳定、可靠,为DSP的RS—232接口提供了一种新的解决方案。该IP核已用于一款32位浮点DSP芯片的设计中。     

基于CPLD实现DSP的UART设计研究

为了实现具有同步串口的DsP(数字信号处理器)和异步串行设备之间的连接,介绍一种采用可编程逻辑器件CPLD实现UART的方法,将UART的核心功能集成到CPLD上.该设计包括UART的发送器、接收器和波特率发生器以及数据锁存器,所有的功能模块都采用VHDL语言编程实现.测试结果表明所设计的UART能够实现同步串口的DSP与异步串行通讯接口之间可靠且准确的通讯.     

基于FPGA的RS232异步串行口IP核设计

为增加系统稳定性,减小电路板面积,提出一种基于FPGA的异步串行口IP核设计。该设计使用VHDL硬件描述语言时接收和发送模块在XilinxISE环境下设计与仿真。最后在FPGA上嵌入UARTIP核实现电路的异步串行通信功能。该IP核具有模块化、兼容性和可配置性,可根据需要实现功能的升级、扩充和裁减。     

基于FPGA的RS232异步串行口IP核设计

为增加系统稳定性.减小电路板面积.提出一种基于FPGA的异步串行口IP核设计.该设计使用VHDL硬件描述语言对接收和发送模块在Xilinx ISE环境下设计与仿真.最后在FPGA上嵌入UART IP核实现电路的异步串行通信功能.该IP核具有模块化、兼容性和可配置性.可根据需要实现功能的升级、扩充和裁减.     

基于SOPC的UARTIP核设计与驱动开发及系统移植

设计基于SOPC嵌入式系统的UARTIP核,依据UART协议,采用VerilogHDL进行各模块设计,使用ModelSim、QuartusII作仿真验证及综合,结果表明该UARTIP核功能正确,稳定可靠。根据Avalon总线接口协议实现UART在系统总线上的挂栽,建立SOPC嵌入式硬件系统,进行UARTIP核驱动开发。利用超级终端实现嵌入式系统与上位机之间的通信,并成功移植uClinux操作系统,实现对嵌入式系统的高级控制。     

基于STC10F04EX的多串口数据收发系统

为了转发水质监测数据,采用新型的1T周期单片机STC10F04EX为控制核心,将双4选1模拟开关4052的2个公用端与单片机的RxD、TxD端连接,通过分时连通的方式,对单片机的UART进行扩展,构成一个多串口的数据转发系统。扩展的串口分别连接到3个不同的水质监测设备,以及一个与无线发射模块。单片机分时得到3个水质监测设备传来的数据,并将得到的数据通过无线模块进行转发,转发距离可达3 000 m。远离现场的计算机完成数据接收及分析。该方法用于对单片机串口扩展和远距离数据传送简洁可靠。所建的数据收发系统,可以同时连接多台串口监测设备,弥补了计算机串口较少的不足,并且功能有别于多串口卡。该系统已成功应用于多传感器水环境监测的数据转发。     

一种内置FIFO全双工UART的设计与实现

针对处理器与UART接口速度不匹配,设计了一种内置先进先出存储器全双工通用异步收发器,提高了处理器和UART接口的效率。该设计包含发送模块、接收模块、波特率发生器模块、数据存储模块和总线接口模块。整个设计基于Quartus II平台,使用VHDL语言编程实现。经软件仿真,验证了该设计的正确性和可行性。     

基于FPGA的UART设计实现及其验证方法

UART作为RS 232协议的控制接口得到了广泛的应用,基于FPGA实现的UART设计可以使系统更加紧凑、稳定.系统结构进行了模块化分解,使之适应自顶向下(Top Down)的设计方法.核心部分采用有限状态机(FSM)实现,使控制逻辑直观简单,提高了设计效率.通过与计算机间的数据通信对设计的功能进行了验证,在此基础上衍生出一种将UART模块嵌入FPGA芯片与计算机互联进行功能验证和调试的新方法.     

误码测试IP核的设计

提出了一种误码测试IP核的设计方案,可嵌入通信系统,作为系统自检单元的一部分完成系统的误码测试。通过IP核内置的异步串行接口,计算机可以对IP核进行参数配置,并读取误码数据进行性能分析。文中介绍了误码测试IP核结构和关键技术的实现,最后给出了计算机上测试软件的开发方法。     

基于DMA控制器的UART串行通信设计

针对大数据量的串口间通信,在常规的UART串行数据通信的基础上,结合Cortex-M3微控制器中DMA控制器的作用,实现DMA控制的UART串口数据包收发。设计链表项缓存,最终实现DMA的分散/聚集模式的数据传输过程,主要是发送过程。提高了串行数据通信过程的MCU独立性和MCU利用的效率。