共查询到20条相似文献,搜索用时 656 毫秒
1.
在SPWM逆变器中,为防止同一桥臂的上下两个开关器件产生直通,必须将驱动信号注入若干微秒的死区时间,这会使逆变器输出电压产生谐波电压。通过对基于瞬时输出电压反馈控制的SPWM逆变器死区效应造成的谐波电压的分析,建立了死区效应时SPWM逆变器控制模型,研究了逆变桥臂控制信号死区时间对开环与闭环控制SPWM逆变器输出基波电压的影响。分析结果表明,对于开环控制的SPWM逆变器,随着死区时间增加,逆变器输出基波电压有效值降低,输出电压谐波分量显著增加;对于单电压闭环控制的SPWM逆变器,死区时间对逆变器输出基波电压的影响与负载有关。通过仿真研究验证了理论分析的正确性。 相似文献
2.
3.
4.
详细研究了谐振直流环节单相逆变器的输入谐振电压与逆变器输出调制电压、输出正弦电压的关系;讨论了输出滤波电路对输出电压的影响;给出了输入谐振脉冲电压和滤波电路参数的设计,通过结实型谐振直流环节逆变器的实验电路结果对其设计参数进行了验证。 相似文献
5.
针对现有开关电容型多电平逆变器存在拓扑结构复杂、器件数量较多、电容电压不平衡以及电压应力较大等缺点,提出一种新型的基于开关电容的六电平逆变器。该电路拓扑由6个功率开关、1个直流电压源和3个电容组成,可以产生2.5倍升压增益的六电平输出电压。此外,由于电容由输入直流电压源直接充电至固定电压,因此电容电压能够实现自动平衡。对所提逆变器的工作原理、PWM调制策略以及电路参数等方面进行详细分析,同时还对该逆变器与现有多电平逆变器进行了对比研究。最后采用Matlab软件建立了仿真模型,仿真结果验证了所提电路的有效性和可行性。 相似文献
6.
电压逆变器及其对磁滞电动机的驱动 总被引:1,自引:0,他引:1
本文介绍电压逆变器的原理,分析带上磁滞同步电动机这一负载后逆变器输出电压电流波形畸变的原因。文中提供了电压逆变器驱动磁滞同步电动机的性能测试结果及正弦波电源驱动磁滞同步电动机的性能测试结果。 相似文献
7.
8.
9.
在SPWM逆变器中,为了防止同一桥臂的上下两个开关器件产生直通,必须将驱动信号注入若干微秒的死区时间,这会使逆变器输出电压产生谐波电压.通过对基于瞬时输出电压反馈控制的SPWM逆变器死区效应造成的谐波电压的分析,建立了考虑死区效应时的SPWM逆变器控制模型,研究了逆变桥臂控制信号死区时间对开环与闭环控制SPWM逆变器输... 相似文献
10.
11.
12.
一种混合级联型多电平逆变器拓扑结构 总被引:6,自引:0,他引:6
在交流电动机调速领域,大容量多电平变换器的应用越来越广泛,为了改善系统性能,各种各样的多电平拓扑结构被提出.本文提出了一种新颖的混合级联式多电平拓扑结构,该结构将传统的H桥逆变器(主逆变器)和二极管钳位型三电平逆变器(从逆变器)结合起来,串联为电动机供电,而这其中仅仅只有主逆变器需要电压源.这种新型的拓扑结构由于增加了从逆变器作为辅助单元用于能量存储,可以提高系统的效率,一定程度上实现电动机的四象限运行.相比传统的H桥逆变器,该拓扑可以减少输入电压源的数目;当电动机以稳定速度运行时,从逆变器可以为负载提供无功能量.该拓扑结构在电力机车和大型舰船推进系统等领域有着广泛的应用前景. 相似文献
13.
14.
15.
带储能单元的新型多电平逆变器及其控制算法 总被引:2,自引:0,他引:2
为了提高高压大容量变频器的性能,各式新型多电平变换器拓扑结构纷纷被提出。本文将传统的二极管钳位型三电平结构(从逆变器)与H桥级联型结构(主逆变器)相结合,提出了一种带储能单元的新型混合多电平逆变器拓扑结构。在该拓扑中,只有主逆变器是需要电源供电的,而从逆变器则不需要电源供电,其母线直接连接在悬浮的超级电容上。从逆变器可以作为能量存储装置,实现电机制动能量的存储再利用,提高系统的效率;在动态过程中,悬浮电容的电压可以通过一定的控制算法始终保持稳定。本文通过仿真和初步的实验验证了该拓扑及其控制算法的可行性。该拓扑结构有着广泛的应用前景,尤其是在电力机车和舰船推进等需要频繁启制动的独立电源系统中。 相似文献
16.
采用主从型逆变器结构的静态同步补偿器 总被引:6,自引:2,他引:6
针对6kV中压电网三相平衡负载的无功功率补偿,结合二极管箝位多电平逆变器和H桥级联多电平逆变器的特点,提出了一种能够直接并入电网的新型主从式逆变器结构:主逆变器采用二极管箝位三电平逆变器,从逆变器采用3个H桥(即全桥)逆变器。主逆变器和H桥逆变器采用级联的形式连接,构成一个五电平的混联逆变器。H桥逆变器负责产生一个方波电压,构成输出正弦电压的基本成分;主逆变器产生输出电压的补偿部分并负责消除低次谐波。最后通过仿真结果证明了所提出的这种主从型逆变器STATCOM结构在消除谐波方面的优越性。 相似文献
17.
Charles Ikechukwu Odeh 《电力部件与系统》2014,42(7):768-777
This article proposes a single-phase, cascaded multilevel inverter topology. Each of the cascaded unit cells is made up of a main inverting H-bridge leg and a level-clamping half-bridge circuit. The single-carrier, multilevel pulse-width modulation scheme is employed to generate gating signals fort he power switches. The modulation scheme is hybridized to enable the output voltage of the proposed inverter configuration, inherit the features of switching-loss reduction from fundamental pulse-width modulation, and good harmonic performance from multiple sinusoidal pulse-width modulation. A sequential switching scheme is embedded with the already employed hybrid modulation to overcome unequal switching losses among the power devices. A simple base pulse-width modulation circulation scheme is also introduced in this work to get resultant sequential switching hybrid pulse-width modulation circulation that balances power dissipation among the power modules. The proposed inverter configuration was subjected to a resistor-inductor load, and the respective numbers of output voltage level were synthesized. Fast Fourier transform (FFT) analyses of the output voltage waveforms were carried out. Analysis of the conduction power losses in the power semiconductor switches of the proposed inverter topology is given. Simulations and experiments are carried out on a 3.07-kW rated prototype of the proposed inverter for a resistor-inductor load. 相似文献
18.
针对目前级联型多电平逆变器正弦脉冲宽度调制(sinusoidal pulse width modulation,SPWM)数字化实现问题,分析常规载波调制SPWM算法的工作原理,提出了一种基于脉冲编码与轮换的多电平SPWM调制策略。通过对正弦调制波的提取变换,进行单载波"量化"调制,并采用脉冲编码与轮换控制技术,对"量化"后的信号进行脉冲编码和脉冲轮换,均衡各逆变单元的输出电压与输出功率,以及单元内部电容电压。仿真结果表明,与同相层叠载波SPWM调制策略相比,该调制具有更好的控制效果和更小的计算量;另外,控制算法的消耗资源对比分析表明,所提的控制算法较常规的SPWM算法更节省硬件资源。 相似文献
19.
《Industry Applications, IEEE Transactions on》2009,45(3):963-970
20.
M. Jagabar Sathik N. Prabaharan S.A.A. Ibrahim K. Vijaykumar Frede Blaabjerg 《International Journal of Circuit Theory and Applications》2020,48(4):619-637
This article presents a new multilevel inverter topology with reduced power switches. The proposed topology composes of several series connection of basic unit for obtaining a required output voltage level. The proposed topology can operate in symmetric condition. The proposed topology is connected in a cascaded structure to produce a higher number of output voltage levels. The proposed cascaded structure is optimized with the minimum number of components for the maximum number of levels. To prove the superiority of the proposed multilevel inverter topology, different technical parameter comparisons are carried out with recently developed multilevel inverter topologies from the literature. The calculation of total standing voltage is examined for the proposed topology. The operation of the proposed topology is tested and verified for nine-level output voltage. The simulated results are carried out, and it is strengthened by the real-time prototype results. 相似文献