多输入多状态同步时序电路综合的研究

本文研究了一种具有实用价值的时序电路综合方法，解决了时序电路设计中卡诺图不能处理多输入和多状态的问题，为数字电路在生产实际中的应用找到一种简单的途径。     

基于次态共卡诺图的同步时序电路快速分析法

针对应用代数法和列表法分析同步时序电路计算逻辑值工作量繁杂且容易出错的缺点,提出了一种基于时序电路的次态共卡诺图的快速分析法,该方法首先求出时序电路中各触发器的次态表达式,然后把各次态表达式表示在同一张卡诺图上,最再把它转换成状态图,以实例介绍了该分析法的应用,展示了其分析速度快,结果又准确的特点。     

分析一般时序电路的一种简捷方法—卡诺图法

本文采用驱动方程－卡诺图－状态转换图的方法，分析由触发器组成的一般时序电路，比一般资料所有的驱动方程－状态方程－状态转换真值表－状态转换图的方法清晰，简捷，它用填写卡诺图的方法代替繁琐的计算法。     

基于门控时钟的低功耗时序电路设计新方法

为了实现更优化的时序电路低功耗设计,提出一种新的基于门控时钟技术的低功耗时序电路设计方法,设计步骤为:由状态转换表或状态转换图作出各触发器的行为转换表及行为卡诺图;根据实际情况对电路中的冗余时钟进行封锁,综合考虑门控时钟方案在系统功耗上的收益和代价,当门控代价过高时,对冗余的时钟实行部分封锁,得到各触发器的冗余抑制信号;将前一步骤中的保持项改为无关项,作出各触发器的次态卡诺图,得到激励函数;由冗余抑制信号和激励函数画出电路图,并检验电路能否自启动.以8421二-十进制代码同步十进制加法计数器和三位扭环形计数器作为设计实例,经Hspice模拟与能耗分析证明,采用该方法设计的电路具有正确的逻辑功能,并能有效降低电路功耗,与已有方法设计的电路相比,能够节省更多的功耗或者提升电路性能.     

时序电路设计中应用卡诺图化简⒇逻辑函数的一种简捷方法

介绍了在时序电路设计中应用卡诺图进行逻辑函数化简时的一种简捷方法,按本方法化简设计出的电路可以满足所用触发器和门电路数目最少以及触发器和门电路输入端数目最少的“最简”要求。方法易于掌握,使用方便。     

时序电路设计中应用卡诺图化简逻辑函数的一种简捷方法

介绍了在时序电路设计中应用卡诺图进行逻辑函数化简时的一种简捷方法,按本方法化简设计出的电路可以满足所用触 发器和门电路数目最少以及触 发器和门电路输入端数目最少的“最简”要求。方法易于撑握,使用方便。     

同步和异步时序电路设计的简便方法

本文讨论了同步和异步时序电路中激励和触发信号间的关系，介绍了同步和异步时序电路的统一设计方法．     

异步时序电路设计方法的探讨

提出一种异步时序电路中时钟脉冲 Ｃ Ｐ 如何连接的方法,在此基础上可使异步和同步时序电路的设计统一起来,实现时序逻辑设计的程序化     

漫谈次态卡诺图的填写方法及其应用

<正> 计数器在数学系统中的应用是非常广泛的,为此,熟悉和掌握其分析方法,自然也就显得十分必要。采用次态卡诺图来分析计数器,乃是一种普遍而又直观的方法。它既适用于同步计数器,也适用于异步计数器。然而,由于异步计数器中各个触发器的翻转不是同时发生的,其缘由在于各CP输入端并非都是计数脉冲N。因此,在填写次态卡诺图时,异步计数器比同步计数器稍要复杂一些。本文以下列图1所示的异步计数器为例,着重对次态卡诺图的填写方法及其应用作一具体说明,供大家研究和讨论。     

时序电路设计中的状态指定及状态转换

文章分析了时序电路内部状态的含义,在此基础上给出了时序电路设计中状态指定的规律方法。这个方法将同步时序电路与异步时序电路设计中的状态指定统一起来。这种方法还可以一次给出最简的状态设置,因而省去了通常的状态化简步骤。对于与状态指定概念上密切相关的状态转换,本文也作了些论述。     

卡诺图在时序逻辑电路自启动设计中的应用

以时序逻辑电路设计中的一个实际电路为例，说明卡诺图（Ｋａｒｎａｕｇｈｍａｐｓ）在时序逻辑电路自启动设计中的重要作用；并在理论上给出自启动设计必须遵循的充要条件，从而使卡诺图方法这一基本理论在自启动设计中更趋完善。     

用变量矩阵引出卡诺图化简逻辑函数

逻辑函数表达式是描述数字电路输出输入关系的数学模型,逻辑函数的化简是分析和设计数字电路的重要步骤之一。目前,用卡诺图化筒逻辑函数仍是最常用的方法。作者用变量取值组合所构成的矩阵引出卡诺图;方法是将全部变量分成两组,各纽按只有一个变量取值不同的顺序排成一行和一列,得到的矩阵就是卡诺图。与现行的用最小项概念引出卡诺图的方法相比,理论性强,方法简便,特别是在多变量卡诺图的画法上,具有更明显的优越性。本文是工程数学应用于数字电路的一个突破。     

低压电器电路设计中的控制函数分配

用流图法和状态矩阵设计低压电器电路时,卡诺图法分配控制函数能较好满足无过滤态和有过渡态的时序电路设计。本分别给出了两种电路的设计实例。     

基于竞争-冒险的卡诺图在组合逻辑电路中的应用

在组合逻辑电路中竞争是一种特有的现象,该现象是由同一输入信号经过不同的逻辑门电路后到达同一终点时产生的延迟时间差造成的,而竞争现象的发生往往容易引起冒险现象的发生。因此,在对组合逻辑电路进行设计时,应尽量避免电路中出现竞争冒险现象,因为它会导致组合逻辑电路在逻辑设计上虽然准确无误,但是会在实际的调试运行过程中得到错误的结果。文章在对竞争冒险现象产生的原因,识别方法分析的基础上,介绍了一种简单易操作的卡诺图法来识别和清除竞争冒险现象。     

多输出组合逻辑函数共卡诺图化简法的研究

针对多输出逻辑函数,建立了一种规范化的共卡诺图化简沦。该化简法要求用一张卡诺图表示多输出逻辑函数,使得它们的共享部分在几何上相互重叠,为辨识共类共享最小项和合并提供了方便。以实例说明了共卡诺图化简法的应用,展示了该方法化简多输出逻辑函数简洁明快的特色。     

对称图形化简法

本文提出一种新型卡诺图．定义为对称卡诺图;利用这种对称卡诺图进行化简 ．称为对称图形化简法;并举出化简实例。这种图形化简法使得在进行多变量化简时仍能 保持简便、直观的优点．