三维集成电路中TSV的热特性研究

基于Comsol Multiphysics平台,通过使用有限元仿真对三维集成电路的硅通孔(TSV)模型进行了热仿真分析。分别探究了TSV金属层填充材料及TSV的形状、结构、布局和插入密度对三维(3D)集成电路TSV热特性的影响。结果表明:TSV金属层填充材料的热导率越高,其热特性就越好,并且采用新型碳纳米材料进行填充比采用传统金属材料更能提高3D集成电路的热可靠性;矩形形状的TSV比传统圆形形状的TSV更有利于3D集成电路散热;矩形同轴以及矩形双环TSV相比其他结构TSV,更能提高TSV的热特性;TSV布局越均匀,其热特性越好;随着TSV插入密度的增加,其热特性越好,当插入密度达6%时,增加TSV的数目对TSV热特性的影响将大幅减小。     

基于TSV的三维集成螺旋电感等效电路模型

基于硅通孔(TSV)技术,可以实现微米级三维无源电感的片上集成,可应用于微波/射频电路及系统的微型化、一体化三维集成。考虑到三维集成电路及系统中复杂、高密度的电磁环境,在TSV电感的设计和使用中,必须对其电路性能及各项参数指标进行精确评估及建模。采用解析方法对电感进行等效电路构建和寄生参数建模,并通过流片测试对模型进行了验证。结果表明,模型的S参数结果与三维仿真结果吻合良好,证实了等效电路构建的精确性。采用所建立的等效电路模型可以提高TSV电感的设计精度和仿真效率,解决微波电路设计及三维电磁场仿真过程中硬件配置要求高、仿真速度慢等问题。     

一种基于分压电路的绑定后TSV测试方法

对硅通孔（Through Silicon Via, TSV）进行绑定后测试可以有效地提升三维集成电路的性能和良率。现有的测试方法虽然对于开路和桥接故障的测试能力较高,但是对于泄漏故障的测试效果较差,并且所需的总测试时间较长。对此,提出了一种基于分压电路的TSV绑定后测试方法。该方法设计了一种分压电路,进行泄漏故障测试时可以形成一条无分支的电流路径,有效提高了对泄漏故障的测试能力。此外,该方法测试开路故障和泄漏故障时的电流路径不会相互干扰,可以同时测试相邻TSV的开路故障和泄漏故障。实验结果表明,该方法可以测试10 kΩ以下的弱泄漏故障,并且在工艺偏差下依然能够保持较高的测试能力。相比同类测试方法,该方法所需面积开销更小,所需总测试时间更少。     

离轴四反光学系统的多物理场耦合仿真

光机热仿真分析是预测光学系统光学性能及结构优化的有效手段,本文提出了一种基于有限元仿真分析软件COMSOL Multiphysics,耦合固体传热学、固体力学以及几何光学的多物理场耦合建模方法,实现了离轴四反光学系统的光机热一体化仿真,避免了传统的光机热仿真分析在不同软件间信息传递和转换的过程,提高了仿真的集成性。本文针对离轴四反光学系统构建其多物理场耦合仿真分析模型,分析了光学系统在不同温度条件下的结构变形和光学镜面变形,并通过光线追迹和点列图判断光学性能变化,为后续开展光学系统的优化提供了一种有效手段。     

基于间隔分组的TSV聚簇故障冗余结构

由于不成熟的工艺技术和老化影响,基于硅通孔(Through Silicon Via,TSV)的三维集成电路(Three-Di-mensional Integrated Circuit,3D IC)中易发生聚簇故障,而降低芯片良率.为修复TSV聚簇故障,本文提出基于间隔分组的故障冗余结构.通过间隔分组将聚簇的TSV故障分...     

基于多物理场耦合分析的机载天线仿真技术研究

为了预测、评估对物理场影响较为敏感的微带阵列天线在复杂的温度、应力等多物理场效应影响下的性能变化规律,本文从多场耦合的机理出发,立足于机载阵列天线装机状态下的复杂物理环境,深入分析阵列天线多物理场效应.通过将求解电大尺寸具有优势的多层快速多极子算法和计算温度场及结构场问题的有限元数值算法的联合运用,成功突破模型关联技术、网格共享技术、多物理场协同仿真控制等关键技术,形成了一套较为成熟的解决天线多物理场仿真中典型电热结构耦合问题的仿真流程.     

多物理场耦合研究电感线圈电镀铜

采用多物理场耦合方法构建了电感线圈电镀铜模型,通过有限元分析获得了电感线圈电镀铜过程中铜离子浓度分布、线圈表面电流密度与镀层分布状况,探讨了象形阳极与阴阳极距离对镀层厚度分布的影响。数值模拟结果表明,采用象形阳极与绝缘挡板有助于提高线圈表面镀层的均匀性。当阴阳极距离较小时,采用象形阳极电镀铜,镀层极差降低为0.21μm,COV减小为0.5%。随着阴阳极距离的增加,镀层极差增大到9.5%,需要增加绝缘挡板来提高镀层均匀性。此时,镀层极差为0.14μm,标准偏差COV值为0.4%。     

锂电池热管理系统多物理场耦合数值模拟研究

电池组温度对锂离子电池的工作性能和使用寿命等特性影响很大。为研究电池放电倍率以及冷却液流速对电池热管理系统温度分布的影响,本文以18650锂离子电池为研究对象,采用有限元方法仿真分析了在不同放电倍率、不同流动速度下的BTMS温度分布情况,分析造成温度和温差过高的原因。研究结果表明：当冷却液流动速度相同时,放电倍率越大,电池单体温度越高;当冷却液速度在0～0.05 m/s范围内时,增大冷却液流速,电池组最高温度降低越显著;当流速大于0.05 m/s后,冷却液流速越大,电池单体间温差越小,但冷却效果也在逐渐变差。     

基于环形振荡器的TSV故障非接触测试方法

为避免传统的探针检测对硅通孔(TSV)造成损伤的风险,提出了一种非损伤的TSV测试方法.用TSV作为负载,通过环形振荡器测量振荡周期.TSV缺陷造成电阻电容参数的变化,导致振荡周期的变化.通过测量这些变化可以检测TSV故障,同时对TSV故障的不同位置引起的周期变化进行了研究与分析,利用最小二乘法拟合出通过周期来判断故障位置的曲线,同时提出预测模型推断故障电阻范围.测试结构是基于45 nm PTM COMS工艺的HSPICE进行设计与模拟,模拟结果表明,与同类方法相比,此方法在测试分辨故障的基础上对TSV不同位置的故障进行分析和判断,并能推断故障电阻范围.     

Zinc and Tin-Zinc Via-Filling for the Formation of Through-Silicon Vias in a System-in-Package

Microvias of 50 μm diameter in a Si chip were filled with Zn or Sn-Zn to form through-silicon vias by means of an electroplating/reflow process or a dipping method. In the case of the electroplating/reflow process, Zn was electroplated on a Cu seed layer in via holes, and a reflow was then performed to fill the via holes with the electroplated Zn. In the case of the dipping method, Zn via-filling and Sn-Zn via-filling were performed by dipping a via hole specimen into a molten bath of Zn or Sn-Zn. A filling pressure greater than 3 MPa during the via-filling is essential for ensuring that the via holes are completely filled with Zn or Sn-Zn and for preventing voids from being trapped in the vias. The melting temperature and electrical conductivity of the Sn-Zn alloys increases almost linearly with the content of Zn, implying that the thermal and electrical properties of the Sn-Zn vias can be easily controlled by varying the composition of the Sn-Zn vias. A chip-stack specimen was fabricated by flip-chip bonding of three chips with Zn vias.     

一种基于TSV和激光刻蚀辅助互连的改进型CIS封装

提出了一种基于硅通孔(TSV)和激光刻蚀辅助互连的改进型CMOS图像传感器(CIS)圆片级封装方法.对CIS芯片电极背部引出的关键工艺,如锥形TSV形成、TSV绝缘隔离、重布线(RDL)等进行了研究.采用低温电感耦合等离子体增强型化学气相淀积(ICPECVD)的方法实现TSV内绝缘隔离;采用激光刻蚀开口和RDL方法实现CIS电极的背部引出;通过采用铝电极电镀镍层的方法解决了激光刻蚀工艺中聚合物溢出影响互连的问题,提高了互连可靠性.对锥形TSV刻蚀参数进行了优化.最终在4英寸(1英寸=2.54 cm)硅/玻璃键合圆片上实现了含有276个电极的CIS圆片级封装.电性能测试结果表明,CIS圆片级封装具有良好的互连导电性,两个相邻电极间平均电阻值约为7.6Ω.     

用三维等参元法求解微波电路场的问题

本文说明了求解微波电路和场问题的三维等参元法并将它应用到计算谐振腔、慢波电路和波导不连续的参量上。给出了一些典型实例,并将这些结果和实验值和其他计算技术求得的结果进行比较。     

空中三维电场探测系统

目前存在的空中电场探测方法,主要实现空中矢量电场的一个或两个分量的探测。介绍了一种新型的空中三维电场探测系统,系统由传感器、发射机、接收机以及地面信号处理单元组成,传感器采用新型的三维电场传感器,其探测到的三维电场信号是由发射机发射,接收机接收到信号后,送到信号处理部分进行分解,识别出的电场三维信号矢量。该系统进行了外场探空试验,成功地获得了可靠的空中三维电场探测数据,完成了从地面至15km高空之间的电场的三维探测。     

钨电极辅助微波等离子体水蒸汽制氢的多物理场计算

通过电磁场和等离子体场耦合的方法对钨电极辅助微波等离子体制氢过程进行多物理场耦合计算,并对制氢过程中的电子密度、电子温度、氢气和水蒸汽的浓度进行计算.计算结果表明,在10-16 s到10-15 s过程中,电子密度和电子温度增加并由电极向四周扩散,氢气浓度缓慢增加.在10-15S到10-14S过程中,电子密度和电子温度分...     

匹配场处理分布式多阵水下目标三维定位方法

针对水下目标定位问题,提出一种基于匹配场处理的分布式多阵列三维定位方法。首先,各分布式阵列节点采用非相干线性匹配场处理算法,独立对同一个目标进行深度和距离估计,然后对各节点的目标估计结果进行协同定位处理,采用线性最小二乘算法对水平方位定位结果进行修正,以各节点的目标定位深度均值作为目标深度估计。海上试验数据验证表明,所提出方法可有效地实现水下目标三维定位。     

Voltage Optimization of Power Delivery Networks through Power Bump and TSV Placement in 3D ICs

To reduce interconnect delay and power consumption while improving chip performance, a three‐dimensional integrated circuit (3D IC) has been developed with die‐stacking and through‐silicon via (TSV) techniques. The power supply problem is one of the essential challenges in 3D IC design because IR‐drop caused by insufficient supply voltage in a 3D chip reduces the chip performance. In particular, power bumps and TSVs are placed to minimize IR‐drop in a 3D power delivery network. In this paper, we propose a design methodology for 3D power delivery networks to minimize the number of power bumps and TSVs with optimum mesh structure and distribute voltage variation more uniformly by shifting the locations of power bumps and TSVs while satisfying IR‐drop constraint. Simulation results show that our method can reduce the voltage variation by 29.7% on average while reducing the number of power bumps and TSVs by 76.2% and 15.4%, respectively.     

基于正交设计的硅通孔信号完整性分析

针对硅通孔(Through Silicon Via;TSV)高度、直径和绝缘层厚度三个结构参数建立了25种不同水平组合的HFSS仿真模型,获取了这25种TSV的回波损耗和插入损耗并进行了方差分析。结果表明:随信号频率升高,TSV最大表面电场强度和插入损耗减小而回波损耗增大;在置信度为99%时,TSV高度是影响回波损耗和插入损耗的显著性因素;TSV直径和绝缘层厚度对回波损耗和插入损耗影响均不显著;TSV高度对回波损耗和插入损耗影响最大,其次是TSV直径,最后是绝缘层厚度。     

A transformer with high coupling coefficient and small area based on TSV

Transformer is an important passive device, which is widely used in radio frequency (RF) Integrated circuit (IC). In this paper, three-dimensional transformers with turn ratios of 1:1, 1:2, and 1:3 and with primary and secondary windings nested by TSV technology is proposed. To evaluate the characteristics, the proposed transformers are simulated by HFSS software. The simulation results show that their coupling coefficients are 0.966, 0.966, 0.967, and their area are 3.6 × 10⁻³, 6.0 × 10⁻³, 9.6 × 10⁻³mm². Compared with the other literature, the proposed transformers have good coupling and small area.