基于CPLD的TDI/CCD图像传感器驱动时序设计

提出了基于CPLD(复杂可编程逻辑器件)实现TDI/CCD(时间延时积分、电荷耦合器件)驱动电路的方法。选用Altera公司的MAX7000AE系列CPLD作为硬件设计平台,运用VHDL语言对驱动时序进行硬件描述,采用QuartusII对所设计的驱动时序发生器进行了仿真。测量与仿真结果证明是可行的。     

基于非延时积分器Delta-Sigma调制的电容传感器探测电路

研究一种基于非延时积分器Delta-Sigma调制的差分电容探测接口电路,该电路的Delta-Sigma调制使用非延时积分器将采样与积分同时进行,减小普通Delta-Sigma调制型电容探测电路中积分保持阶段的电荷泄露效应,仿真结果表明该结构可明显提高探测较小电容的信噪比,增加了调制器可探测电容的动态范围.     

微阵列生物传感器CMOS读出电路降噪技术研究

为了提高微阵列生物传感器的灵敏度,对其CMOS读出电路存在的1/f噪声、KTC噪声以及微阵列固定偏差噪声进行了详细的分析,提出了一种新型的相关双采样电路,以对噪声进行有效的抑制.仿真结果表明:采用相关双采样的CMOS读出电路使传感器的输入输出转换具有良好的线性关系.     

一种用于MEMS陀螺的高精度电容读出电路的设计

针对电容式MEMS陀螺,设计了一种高精度CMOS接口读出电路。从理论上分析了接口寄生电容、器件的不匹配对接口电路的影响,采用连续时间电压读出方式的检测方法,设计了一款带有输入输出共模反馈的低噪声全差分电荷运算放大器,输入输出共模电压稳定在2.5V,输入端的噪声电压为9nV。载波调制技术用来消除低频闪烁噪声。在Cadence中对设计的接口电路进行仿真分析,并采用PCB电路板进行了实验。结果显示所提出的接口电路不仅消除了大部分寄生电容的影响,抑制了大部分的耦合信号和噪声信号,而且减小了由于器件的不匹配产生的失调电压对电容分辨率的影响,电路Cadence仿真的电容分辨率可达0.13aF/(Hz)~1/2,能满足惯导级的需求。     

一种红外CMOS读出电路相关双采样结构

介绍了一种改进的红外焦平面CMOS读出电路相关双采样结构,它结构简单,面积小,功耗小,时间利用率高.分析了其抑制KTC噪声和固定图像噪声(FPN)的工作过程,列出了与通常使用的相关双采样结构相比较的优势.仿真结果表明这种结构能有效消除KTC噪声和固定图像噪声.     

硅微机械陀螺的接口检测技术

研究了微陀螺的电容变化率为１０－７～１０－８时的微弱输出信号的检测技术,这是微机械器件研制中具有普遍性的技术难点。在研究检测微小电容变化量的积分电路的基础上,进一步采用了可抑制低频噪声和漂移的相关双采样技术,以及抑制由开关的电荷注入引起的误差的技术。     

一种低噪声的生物微传感器CMOS读出电路研究

为提高生物微传感器的探测灵敏度,设计了一种低噪声的生物微传感器CMOS读出电路,提出了一种新型的相关双采样(CDS)电路.对读出电路的噪声进行抑制.在0.6μm CMOS工艺下,用Spectre仿真器对该电路进行了模拟,仿真结果表明,采用相关双采样的CMOS读出电路使传感器的输入输出转换具有良好的线性关系.     

CCD信号处理集成化方案

对比传统的CCD信号处理电路,提出了CCD信号处理集成化方案。简述了传统的CCD信号处理电路工作原理,介绍了其基本功能。根据CCD器件的工作原理,对CCD器件输出信号的特性进行了详细分析。针对CCD信号存在的复位噪声,对相关双采样电路的基本原理进行了详细介绍。传统的CCD信号处理电路一般由前置放大电路、相关双采样电路、可编程增益放大电路和AD转换电路等分立电路组成,结构复杂、调试困难、功耗紧张等缺点是显而易见的;而集成化处理方案则采用FPGA结合ADC的处理模式,集成度高、结构简单、灵活性强是不言而喻的。最后,通过一设计实例对方案进行设计验证,并对设计中应注意的一些问题进行了详细分析和总结。     

基于FPGA的CCD低噪声测量系统设计

为了提高电荷耦合器件(CCD)一维尺度无接触测量系统的精度和集成度,设计了以现场可编程门阵列(FPGA)器件为核心的测量系统。对CCD输出信号进行低通滤波和相关双采样技术处理,降低了CCD信号噪声。模拟信号转换为12位数字信号后,传输至FPGA内嵌的FIFO中,提高了系统的集成度和稳定性。使用Verilog HDL语言对驱动时序发生器进行了硬件描述,并通过夫琅禾费单缝衍射实验来验证系统的可靠性和精度,实验表明:该系统稳定,精度达到0.82%。     

基于列共用多采样技术的ＣＭＯＳ图像传感器读出电路设计

针对CMOS图像传感器中相关多采样(correlated multiple sampling, CMS)技术在抑制噪声的同时使读出速度受影响的问题,设计了低噪声读出电路。读出电路采用列共用多采样技术,能够在不影响读出速度的情况下,抑制时域噪声和列固定模式噪声(Fixed Pattern Noise, FPN),改善CMOS图像传感器的成像质量。列共用多采样技术采用开关控制读出电路和像素的连接关系,以多列共用的读出电路对像素依次进行时序错开时间缩短的多次采样,完成所有像素量化的总时间保持不变。基于列共用多采样技术读出电路的降噪效果在110nm的CMOS工艺下进行了仿真和验证。随着采样数M从1到4变化,读出时间没有增长,瞬态噪声仿真得到整个读出链路的输入参考噪声从123.8μV降低到60.6μV;加入列FPN进行仿真,输入参考失调电压由138μV降低到69μV。     

一种CMOS图像传感器列FPN抑制技术

介绍CMOS图像传感器列并行读出电路中,采用CDS电路以抑制像素FPN、复位噪声等,但导致列FPN的工作原理.为了消除列FPN,提出了一种仪器放大器配置的精确平衡差分输出的读出电路结构,再结合CDS技术,可有效地抑制像素和列FPN,改善图像质量.     

一种采用CDS电路的高精度温度传感器

采用相关双采(CDS)电路,设计了一种新颖的高精度温度传感器,该温度传感器可用于CMOS集成电路的过温检测。传感器的温度感应部分仅采用9个MOS管,其输出的包含温度信息的电流信号通过一个电容进行积分,随后采用CDS电路对积分信号进行消除kTC噪声和降低1/f噪声处理,并同时进行采样处理,得到与温度成正比的电压信号。该新型温度传感器与标准CMOS工艺兼容,且仿真结果表明其具有较高的性能。     

科学级TDI-CCD相机噪声抑制及实现

为提高科学级TDI-CD相机的工作性能,简要分析TDI-CCD视频信号的噪声和解决方法;给出TDI-CCD相机视频处理电路各个组成部分的设计,利用FPGA设计科学级TDI-CCD相机并进行动态实验及辐射定标实验。实验结果表明,该视频处理电路在本身引入噪声较小的同时,有效地抑制了TDI-CCD的噪声,获得较好的图像;数据输出速率在55MHz时,整机信噪比(S/N)在51dB以上。     

红外凝视成像系统中的CDS噪声抑制技术

固定图案噪声是红外焦平面阵列的一种固有噪声,该噪声在低温场景尤其突出,影响了探测器的成像质量。基于探测器读出电路结构,理论分析了相关双取样电路（CDS）对焦平面阵列非均匀性的影响,并通过数据仿真给出了CDS噪声的空间和时间分布特征。针对CDS噪声特征,提出将迭代原理和黑体定标校正相结合的噪声滤波算法。实验结果表明,算法有效抑制了CDS电路噪声,提高了非均匀性校正的精度,具有较强的实用价值。     

PVT‐compensated low‐voltage and low‐power CMOS LNA for IoT applications

In this paper, a low‐noise amplifier (LNA) with process, voltage, and temperature (PVT) compensation for low power dissipation applications is designed. When supply voltage and LNA bias are close to the subthreshold, voltage has significant impact on power reduction. At this voltage level, the gain is reduced and various circuit parameters become highly sensitive to PVT variations. In the proposed LNA circuit, in order to enhance efficiency at low supply voltage, the cascade technique with g_m boosting is used. To improve circuit performance when in the subthreshold area, the forward body bias technique is used. Also, a new PVT compensator is suggested to reduce sensitivity of different circuit's parameters to PVT changes. The suggested PVT compensator employs a current reference circuit with constant output regarding temperature and voltage variations. This circuit produces a constant current by subtracting two proportional to absolute temperature currents. At a supply voltage of 0.35 V, the total power consumption is 585 μW. In different process corners, in the proposed LNA with PVT compensator, gain and noise figure (NF) variations are reduced 10.3 and 4.6 times, respectively, compared to a conventional LNA with constant bias. With a 20% deviation in the supply voltage, the gain and noise NF variations decrease 6.5 and 34 times, respectively.     

带CDS的CMOS APS图像传感器的研究

为了减小CMOS图像传感器的低频噪声(如KTC噪声和1/f噪声)和固定图形噪声,采用了相关双采样技术.用标准的1.5 μm P阱双层多晶硅双层金属的CMOS数字电路工艺,研制出512像素带相关双采样的CMOS有源像素图像传感器线阵.实验结果为灵敏度11 V/Lx.s均方根噪声为0.2 mV;动态范围为80 dB,直流功耗为10 mW.     

FPGA中低噪声CCD时序驱动电路设计

在分析Toshiba公司TCD1209D型CCD工作原理的基础上,分析了驱动时序的关系,详细介绍了驱动电路的设计和实现方法.用Verilog语言设计了TCD 1209D的驱动时序控制电路;选用CyclonelⅣ系列FPGA器件,使用QuartusⅡ软件对设计电路进行了功能仿真,实现了TCD1209D的高速时序驱动;在CycloneⅣ芯片平台上测试了TCD 1209D的实际输出信号.实验结果显示,CCD信号噪声较小,验证了所设计驱动电路的可行性,确定了相关双采样的时刻和位置,为小型CCD测量系统的设计提供了有益参考.     

一种电流积分型生物传感微阵列信号读出电路

设计了一种用于自组装膜生物传感阵列的高灵敏度信号读出电路,该电路主要包括高灵敏度微阵列生物电流探测单元、积分单元、相关双采样(CDS)单元及输出缓冲单元。电路采用单5 V电源,输入电流为0~50 nA,在0.6μm/level 7 CMOS工艺条件下进行模拟,得到了较为满意的结果。该读出电路与标准CMOS工艺兼容,可实现集成的生物传感阵列。