共查询到15条相似文献,搜索用时 437 毫秒
1.
设计基于SOPC嵌入式系统的UART IP核,依据UART协议,采用Verilog HDL进行各模块设计,使用ModelSim、Quartus II作仿真验证及综合,结果表明该UART IP核功能正确,稳定可靠。根据Avalon总线接口协议实现UART在系统总线上的挂载,建立SOPC嵌入式硬件系统,进行UART IP核驱动开发。利用超级终端实现嵌入式系统与上位机之间的通信,并成功移植uClinux操作系统,实现对嵌入式系统的高级控制。 相似文献
2.
3.
4.
5.
6.
7.
本文对利用FPGA实现嵌入式软核以及Nios II软核系统等进行了简要介绍,对其内部互联Avalon总线开展了详细分析,同时结合工作需求,开展了基于Avalon总线的自定义UART模块设计及IP定制工作,通过实际接口功能测试,结果表明利用Nios II软核系统及自定义UART模块定制IP的方式,可以使得软核系统设计更为紧凑,模块复用更为方便,同时还可避免视图混乱,提高工作效率. 相似文献
8.
IP核是SoPC系统的重要组成部分,针对如何高速、有效地实时处理图像的问题,提出了一种基于Avalon总线的图像处理IP核的设计方法。根据最新的数字视频国际编码标准和颜色空间理论,用VerilogHDL硬件描述语言完成IP核的功能实现.IP核被设计为Avalon总线从端口,通过Avalon总线与NiosII处理器进行通信。IP核通过SignalTapII在线验证,可修改其参数使之满足不同系统的需求。该方法具有良好的通用性,提高了系统的兼容性,能帮助其他用户明显缩短实时图像处理系统项目的研发周期、降低工作强度。 相似文献
9.
10.
11.
设计基于SOPC嵌入式系统的UARTIP核,依据UART协议,采用VerilogHDL进行各模块设计,使用ModelSim、QuartusII作仿真验证及综合,结果表明该UARTIP核功能正确,稳定可靠。根据Avalon总线接口协议实现UART在系统总线上的挂栽,建立SOPC嵌入式硬件系统,进行UARTIP核驱动开发。利用超级终端实现嵌入式系统与上位机之间的通信,并成功移植uClinux操作系统,实现对嵌入式系统的高级控制。 相似文献
12.
FPGA technology for multi-axis control systems 总被引:1,自引:0,他引:1
Armando Astarloa Jesús Lázaro Unai Bidarte Jaime Jiménez Aitzol Zuloaga 《Mechatronics》2009,19(2):258-268
The research presented in this article applies the newest Field-Programmable-Gate-Arrays to implement motor controller devices in accordance with the actual core-based design. The flexibility of the System-on-a-Programmable-Chips in motor multi-axis control systems enables the processing of the most intensive computation operations by hardware (PID IP cores) and the trajectory computation by software in the same device. In those systems, the trajectory generation software may run in powerful microprocessors embedded in the FPGA. In this paper, we present a high-performance PID IP core controller described in VHDL; the design flow that has been followed in its design and how the simulation and the PID constants tuning has been approached. The reusability of this module is demonstrated with the design of a 4 axis SoPC controller. Additionally, an experimental self-reconfigurable SoPC design using Run-Time-Reconfiguration is presented. In this case, the control IP core can be replaced dynamically by another module with another with different features. 相似文献
13.
UART是广泛使用的串行数据通信电路,因其要求的传输线少,可靠性高,传输距离远,所以系统间互联常采用RS—232接口方式。文章基于Verilog HDL语言,结合有限状态机的设计方法来实现UART,将其核心功能集成到DSP上,使整体设计紧凑、小巧,实现的UART功能稳定、可靠,为DSP的RS—232接口提供了一种新的解决方案。该IP核已用于一款32位浮点DSP芯片的设计中。 相似文献
14.
为满足FPGA与PC之间的通信需求,提出了一种FPGA的通用异步收发器设计实现方法。在Xilinx ISE 11开发平台上采用Verilog HDL硬件描述语言及其自带的IP CORE,实现了UART精确波特率时钟模块、UART发送模块和UART接收模块。并在ISE环境下进行综合建模仿真,给出各模块的仿真时序图以及综合生成的RTL图。实验通过Xilinx公司的XC2VP30 FPGA开发板对程序进行下载运行调试,与PC进行实时通信,结果表明,UART控制器工作稳定可靠,较好地实现了数据串行通信,达到预期设计要求。 相似文献