HDLC码流高精度时钟恢复电路的FPGA实现

提出了一种针对HDLC码流的高精度的时钟恢复电路。方案通过FPGA的可编程模块化设计,包含了小数分频、数据边沿采样、硬件倍频PLL及HDLC标志码脉宽测量等关键技术,实现从HDLC数据码流中恢复高精度时钟。经硬件实验验证,性能指标优秀,有较强的实用性,应用广泛。     

DDS捷变频信号发生器中的FPGA控制电路设计

选取AD9910作为频率合成模块,利用FPGA生成伪随机频率控制码,通过AD9910并口改变其频率调谐字,控制AD9910输出频率的快速跳变.利用FPGA产生脉宽、重频可控的脉冲调制波形,以脉冲调制波形提供的时钟实现伪随机码生成时序、频率跳变时序、脉冲调制时序的统一,产生在整个频段随机捷变的信号.此种方法时序控制简单,...     

皮秒分辨率数字可编程精密延迟触发技术

为了产生高分辨率和宽动态延迟取样脉冲，引入了粗+细两级延迟框架。由外部0.1～12 GHz时钟信号经锁相环分频后生成大约100～250 MHz的同步时钟驱动计数器计数，当计数器达到预设值时，产生频率为50 kHz的同步进位脉冲信号，同时10 bit、10 ps分辨率的粗延迟芯片和0.1 ps分辨率的细延迟芯片开始工作并输出具有一定的延迟量的取样脉冲，由取样脉冲驱动取样器对同步射频信号进行精密取样。测试结果表明，数字可编程精密延迟触发器的分辨率和动态延迟范围分别可以达到1 ps和10 ns以上。     

谈HDB_3码生成电路

本文仅对目前在PCM数字微波系统中经常采用的HDB3码的码型特点、产生的方法、波形图及生成电路原理进行分析、仅供有关专业人员参考。1HDB3码的引出众所周知，信息通过PCM电路取样、量化、编码后将信息转换成二元单极性信息码流，这种单极性信息码流不适于在中继线路信道中传输。因为单极性码存在着直流分量、通过分析其功率谱时，不难看出大部分的能量集中在低频部份。当占空比α＝1（不归零码）时，没有时钟人频率成分、对定时钟的提取不利。所以在信道中传输的码要尽可能考虑以下各点：码型中低频分量尽可能少；码型中高频分量尽可…     

基于现场可编程门阵列的全固态高压ns脉冲发生器

为研究ns脉冲电场诱导肿瘤细胞的凋亡效应,结合Marx发生器原理和全固态开关技术,研制了一套基于现场可编程门阵列(FPGA)的多参数可调全固态高压ns脉冲发生器。该发生器主要包括高压直流电源、Marx电路、FPGA控制电路和负载4部分。Marx电路采用金属氧化物半导体场效应晶体管(MOSFET)作为控制开关代替传统的火花间隙开关,用二极管代替电阻。FPGA产生多路同步触发脉冲信号,通过光纤进行隔离后可作为MOSFET的原始控制信号,同步驱动多个MOSFET。FPGA控制电路控制充电电压和输出脉冲的宽度、频率,并具有保护功能。实验结果表明,该脉冲发生器可产生幅值(0～8kV)连续可调、脉宽(200～1 000ns)灵活可变、频率(1～1 000Hz)独立可控,前沿35ns的高压ns脉冲,为进一步探索ns脉冲电场生物医学效应奠定了基础。     

基于FPGA的质谱仪高压脉冲电源设计

传统的高压脉冲电源产生的波形不易控制,脉冲幅值、频率、占空比等难以实时调节,而且脉冲的上升沿时间较长,无法满足飞行时间质谱仪（TOFMS）的苛刻要求。为解决上述问题,本文提出了一种用于飞行时间质谱仪的高压脉冲电源。该高压脉冲电源采用现场可编程门阵列（FPGA）做为主要芯片,产生PWM信号,经驱动电路和隔离电路后加在高速MOSFET开关管上。同时FPGA通过模拟串口和单片机或上位机通信,实现脉冲幅值、频率、延时、脉宽、脉冲个数等的实时调节。实际应用测试表明,该高压脉冲电源满足设计指标要求。     

基于CPLD的光电码盘正交脉冲任意小数分频研究

在伺服系统位置控制中,必须接收外部位置脉冲指令,如构成全闭环系统还需将电机位置信号反馈至上位机,因此伺服控制器需要具备接受位置脉冲指令和脉冲分频输出的能力。本文研究一种基于CPLD的正交脉冲小数分频方法,不仅实现了码盘脉冲的任意小数分频,而且克服了传统的双模前置小数分频及其改进方法所造成的分频缺陷。同时实现了在三种脉冲给定模式下对位置脉冲计数及其方向鉴别。仿真和实验结果验证了所研究方案的可行性。     

基于Marx和LTD拓扑的全固态复合模式脉冲源的研制

针对不同应用领域中负载阻抗的多样性,研制一种基于Marx和直线型变压器驱动源(LTD)拓扑的复合模式脉冲源。该脉冲源包含4个LTD模块,且每个LTD模块由1个3级Marx电路组成。其主要优点是可以降低对隔离电源模块、触发同步性的要求,负载适应能力强,并且可使脉冲装置小型化。首先对该脉冲源拓扑结构和参数进行设计和理论计算,并采用PSpice软件验证其可行性,最后研制复合模式脉冲源的样机并测试其性能。该脉冲源采用MOSFET作为主开关,二极管作为隔离元件,用含锁相环功能的现场可编程门阵列(FPGA)产生控制信号。该脉冲源的输出脉冲参数:幅值为0~8 kV,脉宽为60~160 ns,脉宽步进可达1 ns,重复频率为1 kHz,上升沿约10 ns。通过FPGA产生相移控制信号对该脉冲源的每级进行单独控制,可实现对输出脉冲上升沿和下降沿的灵活调节。脉冲源采用模块化设计,可以通过增加模块数量方便地提高最大输出电压。     

基于高速数字电路的PD UHF信号纳秒级陡脉冲源研制

超高频法是目前电力设备局部放电在线监测广泛使用的监测方法,超高频电磁信号的定量、定位研究需要稳定可靠的UHF信号模拟发生装置,针对这一现实需求,文章设计了一种基于数字电路的纳秒级脉冲源,用于产生PD UHF模拟信号。文章详细分析了利用数字电路产生陡脉冲的原理,选用简单的高速逻辑器件构建了脉冲发生电路,并采用虚拟仪器产生频率可变的方波信号作为脉冲源的触发信号。用Pspice仿真分析了门电路的脉冲响应特性,并搭建了试验电路进行性能测试。实验结果表明,该脉冲源产生的陡脉冲信号幅值可达2 V,脉冲重复率为50 k Hz-20 MHz,上升陡度为1 ns,脉宽为3 ns,能有效模拟PD UHF信号,并进行相关的局部放电实验。     

基于Xilinx FPGA的时钟管理设计与实现

介绍了时钟管理的各种实用方法。简要介绍了Xilinx FPGA的数字时钟管理模块（DCM）的组成和其在时钟倍频分频中的应用。重点分析了整数分频器和小数分频器的设计思想,对不同的分频方案进行了比较。在ISE9.1i集成开发环境中,用Verilog HDL语言编程,对设计的电路进行了功能仿真,给出了仿真波形。给出的多种分频方法具有非常好的可移植性,只需修改参数就可应用于FPGA的实际开发中。     

一种基于FPGA和SRD的超宽带混沌脉冲产生技术

在超宽带雷达系统中,混沌脉冲位置调制(CPPM)信号通常是由时间间隔按混沌变化的高斯脉冲序列组成,针对高斯脉冲的天线辐射效率低的问题,设计一种调制脉冲为单周期脉冲的超宽带CPPM信号源。首先数字仿真验证了Tent映射作为调制函数的可行性,然后利用FPGA模块和以阶跃恢复二极管(SRD)为核心的模拟电路模块获得了主脉冲宽度为590 ps、主峰峰值为-1. 76 V且波形良好的单周期脉冲。自相关运算结果表明该信号具有良好的抗干扰能力和较高的检测概率;频谱图表明该信号没有直流成分,并且在低频区有极少的能量,作为雷达的发射信号时,可有效提高雷达天线的辐射效率。     

基于DDS的宽带雷达信号产生技术研究

直接数字频率合成技术DDS,在现代雷达信号波形产生中具有重要的地位.本文主要介绍了基于DDS的宽带雷达信号产生的几项关键技术,提出了一种宽带捷变雷达信号的产生方案,并详细介绍了基于FPGA的DDS设计的基本原理、电路结构和设计优化方法.利用Altera公司Cyclone系列芯片并采用线性插值法进行设计与仿真,不仅很方便地产生了线性调频信号(LFM),并且所产生的信号具有频率分辨率高、频率转换速度快以及相位噪声低等优点.理论分析和计算机仿真结果均验证了该方案的正确性和有效性.     

基于单片机的低压脉冲发生器研制

阐述了一种基于单片机控制的,用于电力电缆短路和断线故障测距的低压脉冲发生器.利用单片机的I/O口产生一定宽度和频率的脉冲,用此脉冲控制触发电路,产生相应宽度和频率的触发脉冲,此触发脉冲又触发具有快速开断性能的MOSFET产生相应的脉冲,通过脉冲变压器耦合输出到测试电缆上.所实现的低压脉冲发生器的脉冲宽度和周期可通过编程调节.该低压脉冲发生器的最窄脉冲宽度较小,可达到0.14μs;频率采用常用的100 Hz,也可灵活调整;电压幅值可达300 V以上,可根据不同情况调整电压幅值,以便检测不同长度的电缆;阻抗可调节,以匹配不同性能的电缆.     

基于FPGA的64 kbit/s通信误码生成仪

介绍了利用FPGA实现64 kbit/s通信误码生成仪的具体实现方法,即为减轻CPU的工作负担,利用FPGA和SDRAM芯片IS61LV5128实现64 kbit/s信号的时延、在64 kbit/s信号中添加随机误码、连续误码的实现方法,利用FPGA实现从信号中提取时钟的锁相环电路的设计方法。利用ARM7的数据处理能力和FPGA并行处理能力相结合,适用于实时性要求高的场合,是一种实时信号处理新的实现方法的探索。     

电能脉冲的软件产生方法

标准电能脉冲是电子式电能表的重要输出信号,目前多采用电压/频率变换、硬件分频、复杂可编程逻辑器件(CPLD)/现场可编程门阵列器件(FPGA)或专用芯片实现,增加了电路成本及复杂度。提出一种用软件产生标准高低电能脉冲的实用方法,不断累计采样计算所得的瞬时功率值,定时与规定的极限值比较,每达到极限值即输出一个电能脉冲。给出了设计原理、软件流程及一个应用89C51单片机产生标准高低电能脉冲的应用实例。实践证明,利用该方法产生的电能脉冲准确、可靠,并能节约系统资源,可应用于0.1级和0.05级多功能标准电能表中。     

A 20-MHz bandwidth, 75-dB dynamic range,continuous-time delta-sigma modulator with reduced nonidealities

This letter presents a 4-bit continuous-time delta-sigma modulator (CT-DSM) fabricated using a 65-nm CMOS process. The circuit is designed for wide-bandwidth applications, such as those related to wireless communications. This CT-DSM has an oversampling ratio of 16 with a 640-MHz sampling frequency. To reduce the clock jitter sensitivity and excess loop delay effect, the first DAC pulse is a nonreturn-to-zero (NRZ)–type pulse, whereas the second DAC pulse is a return-to-zero (RZ)–type pulse; this is accomplished using a current-steering DAC. In order to reduce mismatch without using a data-weighted averaging circuit, the size and layout of the unit current source in the current-steering DAC are considered carefully. The CT-DSM achieves a signal-to-noise ratio (SNR) of 67.3 dB, a signal-to-noise and distortion ratio (SNDR) of 63.4 dB, and a dynamic range of 75 dB for a 20-MHz signal bandwidth.     

基于脉冲跳变的空间矢量脉冲宽度调制策略

针对二极管钳位型单相九电平逆变器,分析其工作原理,提取了逆变器工作的有效开关状态。根据伏秒平衡原理和两矢量三段式调制规律,提出了一种基于脉冲跳变的空间矢量脉冲宽度调制(space vector pulse width modulation,SVPWM)策略。通过分析所有开关周期脉冲的跳变情况,给出了脉冲类型的判断条件,并根据脉冲类型计算起始和终止电压矢量及其作用时间;同时,应用FPGA设计了模块化SVPWM控制系统,并对该控制系统进行了时钟与资源消耗评估。性能分析结果表明,该调制策略计算速度快、资源消耗小。最后,仿真与实验结果验证了所提调制策略的正确性和有效性,而且能够有效地均衡电容电压。     

自适应纵向时间编码采集的FPGA实现

为了实现不同格式纵向时间码（LTC）的时间信号的提取,提出了一种基于FPGA的自适应方法.根据纵向时间码的格式以及频率,计算出时间码波形中电平0或者1的典型宽度,经过比较电路将波形转换为相对应的0、1信号.时间提取电路将转换后的编码中的时间信号提取出来,以串行通信的数据格式压缩,发送给上位机,以便准确的控制视频信号.最后通过Max＋ plusⅡ对提出的模型进行仿真,结果显示本文的方法可以准确的实现纵向时间编码的采集和解码.     

激光测距的高速采集与处理电路的设计

针对激光测距接收电路提出了将激光回波数字化处理的方法。基于激光测距中激光信号脉冲窄、上升沿陡、实时性要求高的特点,提出了采用ADC FPGA DSP的高速数据采集与实时处理的设计方案,详细介绍了电路的具体设计方法。分别对2MHz正弦波和重复频率5kHz脉宽为80ns的窄脉冲进行了采集实验,结果表明电路满足设计要求。