利用ARM NEON OpenMax DL技术优化面向Cortex-A8的H.264解码器

本文将展示如何通过ARM NEON技术提高和优化基于软件的H.264视频解码器的性能.对RealView中的ARMProfiler以及真实硬件进行了数种测量,并给出了H.264和MPEG-4解码器及MPEG-4编码器的对应数据.与编译至Cortex-A8处理器架构的原始ARM优化C代码相比,Profiler上H.264解码器的总体性能提高了54%.     

意法多媒体处理器添新翼，Nomadik突出下一代手机视频功能

意法半导体（STMicroelectronics，ST）宣布与Mcube Works签署移动解码器软件全球授权协议，ST将在其Nomadik移动多媒体应用处理器中使用Mcube Works公司的H．264高性能移动解码器软件。H．264是数字视频系统为在有限的数据带宽上提高图像质量而广泛使用的视频压缩标准，ST的Nomadik处理器与Mcube Works的H．264解码器组成的移动视频平台，将为运行视频点播、数字多媒体广播和媒体播放器应用的视频手机提供强大动力。     

H.264解码器的设计与优化

介绍了一种H.264(JVT)解码器的软件设计及其优化方法。以H.264测试模型jm50c为参考重新设计H.264解码器，为解码器的设计及优化提供了一种方法。试验结果表明，本方法与jm50c相比，解码速度提高了10-25倍。     

H.264解码在ADDSP-BF533上的实现和优化

首先介绍了H.264解码器结构和解码实现流程;然后重点阐述了H.264解码器在ADDSP-BF533上的实现和优化策略.实验结果表明,H.264解码器的实现方法和优化策略较为有效,能够满足DSP实时解码的需求.     

H．264网络视频传输系统的实现和优化

本文介绍了基于H．264算法的网络视频传输系统的实现方案及其优化。该方案采用H．264作为视频编解码算法,i．MX27作为系统的中心处理器,嵌入式Linux作为操作系统,RTP／UDP作为网络传输协议,实现了视频实时的在网络上传输。系统运行结果表明：该系统可以在Internet上实现视频的传输,显示帧率为30fbps（QCIF格式）。为保证视频传输能在网络上实时传输,需进一步提高帧率,即对H．264的算法进行了进一步优化。本文对基于i．MX27的H．264解码器提出了优化方案,并进行了测试,测试结果表明,优化后解码器帧率提高了60％到80％．     

基于TMS320DM642的H.264解码器优化

通过分析H.264软件解码器的结构和复杂度,确定了解码器在优化过程中的重点和难点,并结合TMS320DM642DSP性能特点,详细讨论了在TMS320DM642DSP平台上H.264解码器所采用的优化方法。这些方法主要涉及提高程序代码的并行性和增强存储器访问的效率,重点是运动补偿、IDCT等关键模块的优化。通过实验结果表明,本解码器可以实现CIF格式视频流的实时解码。     

基于H.264解码中CAVLC的优化

文章介绍了视频编解码标准H．264解码器的解码流程，并分析了解码器中的熵编码原理与过程．针对解码过程中所查码表的特点，提出了把码表适当分块来缩小其查表范围的优化方法。从而提高解码器在熵编码过程中的解码速度，以满足实时性的要求。     

基于H．264的全高清解码器解决方案的研究

首先简要地叙述了H．264与其他标准相比所具有的优越性,接着系统地阐述了实现H．264全高清解码器的解决方案,并用JM平台对全高清的视频序列进行了解码测试,验证了软解码器方案不具备实时性,采用硬件解码器才是解决全高清视频解码的途径。     

H．264运动估计算法的优化研究

通过对H．264中运动估计的分析,选择合适的快速搜索算法来对H．264算法进行化简,对菱形快速搜索算法、分像素的运动估计算法进行了改进,减少了H．264解码器巨大的计算量。     

信息理论与技术

0632433 H．264解码在ADDSP-BF533上的实现和优化[刊,中]／干宗良／／中国电子科学研究院学报．-2006,1 (4)．-360-363(G)首先介绍了H．264解码器结构和解码实现流程;然后重点阐述了H．264解码器在ADDSP-BF533上的实现和优化策略。实验结果表明,H．264解码器的实现方法和优化策略较为有效,能够满足DSP实时解码的需求。参9 0632434随机波束研究超宽带室内多径信道特性[刊,中]／扈罗全／／中国电子科学研究院学报．-2006,1(4)．-313- 318(G)从随机桥过程出发引入随机波束概念．使用随机波束研究超宽带(UWB)室内多径信道的传播特性。将UWB信号多径传播轨迹视作随机过程的样本,得到建模多径信道传播特性的随机波束。使用随机波束     

Application Specific Processor Design for H.264 Decoder with a Configurable Embedded Processor

An application specific processor for an H.264 decoder with a configurable embedded processor is designed in this research. The motion compensation, inverse integer transform, inverse quantization, and entropy decoding algorithm of H.264 decoder software are optimized. We improved the performance of the processor with instruction‐level hardware optimization, which is tailored to configurable embedded processor architecture. The optimized instructions for video processing can be used in other video compression standards such as MPEG 1, 2, and 4. A significant performance improvement is achieved with high flexibility. Experimental results show that we could achieve 300% performance for the H.264 baseline profile level 2 decoder.     

低运算复杂度的H.264解码器运动补偿模块

给出了一种针对H.264解码器中运动补偿模块的有损优化算法,旨在减少H.264解码器的总运算,以更好地适应便携式设备。算法主要对运动补偿模块中的1/2像素和1/4像素插值滤波器进行了优化。由实验结果可知,该算法能够有效地降低运动补偿模块的运算量,同时不会引起明显的视频质量的降低和漂移效应。     

H.264实时软件解码器的实现

对H.264测试模型JM8.4进行优化和改进.从分析模型结构入手,对解码流程进行调整.针对函数模块的耗时情况,采用SIMD技术对重要解码函数进行改写,使解码速度提高,在主流的PC机上可以对VGA和cif格式的H.264序列实时解码.     

高效的H．264指数哥伦布解码器设计

H．264视频压缩标准凭借高压缩比和较好的图像质量，已经作为一种新型的标准被广泛接受。由于H.264的解码复杂度很高，软件实现难以满足实时性的要求，所以需要采用硬件解码。本文提出了一种针对H．264视频编码标准的可变长指数哥伦布码解码的硬件设计结构，给出了一种系统解码时间消耗与系统资源占用较少的硬件设计方案，最后给出了设计最终的仿真以及后端设计的结果。     

H.264解码器的系统设计及CAVLC的硬件实现

设计了一种软硬件协同处理的H.264解码器系统方案,基于该方案给出CAVLC解码模块的硬件实现结构,采用有限状态机实现解码的流程控制,并对其查表部分进行优化.验证结果表明,在尽量降低硬件资源损耗的基础上,该方案能满足H.264基本框架4CIF格式图片30 f/s(帧/秒)实时解码的要求.     

Batch-pipelining for multicore H.264 decoding

Pipelining has been applied in many area to improve system performance by overlapping executions of hardware or software computing stages. However, direct pipelining for H.264 decoding is difficult because video bitstreams are encoded with lots of dependencies and little parallelism is left to be explored. Fortunately, pure software pipelining can still be applied to H.264 decoding at macroblock level with reasonable performance gain. However, the pipeline stages might need to synchronize with each other and incur lots of extra overhead. For optimized decoders, the overhead is relatively more significant and software pipelining might lead to negative performance gain. We first group multiple stages into larger batches and execute these batches concurrently, called batch-pipelining, to explore more parallelism on multicore systems. Experimental results show that it can speed the decoding up to 89% and achieve up to 259 and 69 frames per second for resolution 720P and 1080P, respectively, on a 4-core ×86 machine over an optimized H.264 decoder. Because of its flexibility, batch-pipelining can be applied to not only H.264 but also many similar applications, such as the next-generation video coding: high efficiency video coding. Therefore, we believe the batch-pipelining mechanism creates a new effective direction for software codec development.     

基于DXVA的多路H.264高清视频解码器的实现

设计了一种基于微软DXVA接口的H.264多路高清视频解码器。定义了代表解码器和GPU的数据结构,通过调用定义的解码函数接口,可使解码器用在各种视频播放器中。实验证明,所设计的解码器在进行多路高清解码时无论解码速度还是CPU的占用率都比传统的软件解码器有很大的性能提升。     

H.264/AVC视频编码标准中CAVLC解码器的设计

提出了一种应用于H.264/AVC的快速低功耗CAVLC解码器设计方法.对较复杂的几个模块进行了算法和结构上的优化,减少了占用的硬件资源,降低了实现复杂性.仿真结果表明:采用该方法设计的解码器可以正确解码每个变换块中的变换系数,且能在一个时钟周期解出一个句法,完全可以满足H.264视频实时解码的要求.