基于NIOS Ⅱ的VGA控制器IP核的设计

针对LCD控制器IP核只能显示数字和英文字母的问题,提出了一种基于NIOSⅡ的VGA控制器IP核的设计方法,给出了VGA工作原理,介绍了VGA控制器的设计,详细阐述了VGA控制器IP核的设计,即将设计好的VGA控制器安装到SOPC Builder中,最后将VGA控制器IP核添加到NIOSⅡ系统中进行了测试验证。测试结果表明,该IP核可显示多种图形、图象、文字,并可实现动画效果,具有一定的实用价值。     

基于TNETV1700的高分辨率IP电话系统设计

本文介绍一种基于双核处理器TNETV1700的高分辨率IP数字电话语音系统。该系统以TNETV1700为核心,配置高分辨率采样系统,实现IP数字电话。系统使用DSP核进行语音算法处理,使用ARM核实现键盘扫描、液晶显示、状态显示等电话基本功能。ARM核控制USB控制器连接到PC,语音数据通过客户端软件实现与网络的交换,以及IP电话功能。     

基于NOISⅡ的高清图像处理系统的设计

介绍一种基于FPGA的高清图像处理系统。该系统以NOISⅡ软核处理器为主控制器,采用IP核模块的设计方法,运用快速中值滤波算法对图像进行处理。给出算法的FPGA硬件实现和时序仿真图。实验结果表明,该系统能够稳定地用在各个高清图像的处理环境中。     

基于Avalon总线的VGA控制器IP核设计

VGA是一种标准的显示接口,随着高速图像处理技术的发展,对VGA控制器IP核有了更多的需求,VGA控制器IP核已成为片上系统芯片中的一个重要部件.依据VGA接口原理,使用Verilog HDL语言并且利用SOPC技术实现VGA控制器IP核,通过一个实例,阐述VGA控制器在SOPC中的实现方法.     

基于SoC的VGA/LCD控制器设计和实现

在集成电路制造工艺进入深亚微米后，片上系统以其性能好、体积小、功耗低的优点得到广泛应用，通过片上总线将各个IP核连接起来。该文介绍了基于SoC的VGA/LCD图形控制器的设计与实现，使用AMBA规范中的AHB总线互连，采用迸发传输、分割传输、ping-pong帧切换以及FIFO时钟控制等技术在保证图像输出的同时，尽可能降低控制器的总线占用率。     

基于SOPC的CANopen节点的设计

针对现有的CANopen网络的实现方法,提出了一种基于SOPC技术的CANopen节点的设计方案.应用IP核复用技术将CAN控制器IP核、主控制器C8051IP核、程序RAM与数据ROMIP核集成在一块FPGA实现底层的CAN控制器SOPC系统.以嵌入式软件方式实现应用层协议CANopen并加载至主控制器中,从而构建了一个CANopen节点.实验测试表明,该CANopen节点通讯符合协议标准,并且性能良好.     

VGA控制器IP核的仿真和实现

文中介绍了一种VGA控制器控制数字图像输出显示的设计方法和VGA控制器IP核仿真实现策略.该控制器利用VHDL进行描述,IP核正确性利用FPGA验证.设计中通过建立图像坐标系的方法去除了传统数字化VGA信号的虚影情况,利用与有效信号同步的输出使能信号控制信号输出消除消隐部分的影响,另外致力于波形的高度同步确保了图像的清晰度.仿真波形证明设计符合设计要求,图像显示清晰连贯.另外VGA图像应用广泛,VGA控制器做成ASIC芯片,图像失真小、抗干扰能力强,用户只需要提供数字图像信息输入即可输出模拟VGA信号,应用前景良好.该文讲述的VGA控制器的设计方法能够适应各种应用VGA图像的场合.     

FPGA的高速多通道数据采集控制器IP核设计

介绍基于FPGA嵌入式系统的多通道高速数据采集模块控制器的IP核设计。采用TI公司的6通道同步采集A／D转换器件（ADS8364）,针对该器件使用硬件描述语言设计IP核,实现对采集数据的处理,同时设计了IP核与嵌入式系统的接口。在Xilinx公司的ISE开发工具中,利用FPGA器件中的硬FIFO控制器辅助设计IP核,利用嵌入式开发工具EDK建立FPGA嵌入式系统,并添加和修改了用户自定义IP核,通过仿真验证了该方法的实效性。     

基于Nios II的井下静态随机存取存储器管理

针对测井仪器中高速数据缓存的问题,提出了一种基于Nios II的静态随机存储器（Static Random-Access Memory,SRAM）控制器的IP核的设计方法,详细介绍了IP核的设计和实现过程并基于一定的硬件平台对SRAM控制器IP核的稳定性进行了测试。测试结果表明,所设计的SRAM控制器IP核能够在高温环境下实现对SRAM的有效管理而且通过修改配置参数就可应用在不同位宽和容量的SRAM上且运行稳定。该设计不仅实现测井仪器中高速数据缓存的管理,也提供了一套SRAM选型测试系统。另外设计介绍的可编程片上系统（System-on-a-Programmable-Chip,SOPC）开发流程对其它SOPC系统开发也具有一定的参考价值。     

DDR控制器设计与实现

DDRSDRAM具有集成度高、密度大、接口带宽高、价格便宜的特点。目前已广泛应用于PC、服务器等产品和嵌入式系统中。本文介绍了基于AlteraCycloneⅡ的DDR控制器设计和CycloneⅡ的接口以及Alter提供的控制器IP核,并讨论了根据自身应用特点简化IP核中不必要的功能,替换加密的IP核,从而实现自己的DDR控制器。该措施保证了此项目开发的速度和质量。     

LEON3处理器动态图像边缘检测的SoC设计

针对LEON3开源软核处理器具有高性能,高可靠性等特征,构建了一个基于LEON3的动态图像边缘检测SoC。文中采用局部熵边缘检测算法,将图像采集,边缘检测和图像显示三个部分封装设计为IP核,通过APB总线嵌入到LEON3的经典SoC架构中。与利用微控制器或DSP实现的动态图像边缘检测系统相比,基于LEON3的动态图像边缘检测SoC能够充分发挥硬件设计的高速性和灵活性,并且系统具有很好的可移植性与可配置性,占用资源少,速度快,具有良好的应用前景。     

基于μC/OS-Ⅱ的多窗口显示屏控制器设计

多窗口显示屏控制采用μC/OS-II实时操作系统的多任务管理运行模式,各窗口视频数据由线程管理,Nios II 32位处理器作为显示屏控制器硬件系统的核心,软件系统控制多窗口任意显示。在1片FPGA上实现显示屏控制器的硬件系统,利用SOPC Builder软件定制系统所需的IP核,外扩存储设备实现视频数据的海量存储,解决了FPGA内部资源相对不足的问题。通过重构视频数据,合理组织数据的存储方式,解决视频数据的灰度控制问题,减少数据处理过程,降低了控制系统的复杂度。     

基于FPGA的指纹识别系统的设计与实现

为了提高指纹识别系统的实时性和处理速度,设计和实现了一种基于FPGA的嵌入式指纹识别系统。该系统采用处理器结合自定义硬件逻辑的方法,以下载到FPGA的MICOBLAZE嵌入式软核为系统控制模块,运用FPGA路基单元实现指纹图像的处理。在设计中,指纹图像处理的算法通过SG(System Generator)软件设计,采用Matlab语言和Verilog语音混合编写的方式实现专用的处理模块,较大地提高了系统的处理速度。     

基于FPGA图像采集系统的硬件电路设计

为实现图像数据的采集与显示,利用Xilinx提供的MIG_example_designIP核,结合Verilog HDL语言,设计了一种以Spartan 6系列现场可编程门阵列(FPGA)为核心的实时图像采集系统硬件电路。由CMOS OV7670图像传感器进行系统图像采集,利用乒乓操作将图像数据写入DDR3 SDRAM中,经过缓存后将图像输送给上位机由VGA进行实时显示。使用ISE Design 14.7对系统的整个过程和各个模块进行设计。基于Modelsim进行仿真测试,证明该系统满足设计要求。该设计灵活性高、可移植性强,且能够进行实时显示,有助于对图像的预处理,尤其是图像分析和目标识别的优化,为进一步开发更复杂的图像算法提供借鉴。     

A novel OLED controller with fractal scan scheme

Based on the mathematical model of the optimal scan architecture of gray-scale imaging, this paper presents the design and logic implementation of a novel organic light-emitting display (OLED) gray-scale controller with the fractal scan scheme to efficiently increase the scan utilization and imaging quality. Through the exploration of the sub-space code sequences and bit code sequences for different gray levels, the authors first complete the design and implementation of the parameterized fractal scanning IP core for various gray levels, which can be used in every flat panel display controller. And then a novel OLED gray-scale controller embedded in a fractal scanning IP core is designed. It can efficiently increase the imaging gray levels and speed up frame frequency of display systems. Serial applications and tests indicate that the novel controller can obtain 100% scan utilization and a significant decrease in the system clock frequency (a multiple of 29 for 256 gray levels), compared with the traditional scan methods. With the proposed method there is no need of using high-speed IC circuits to realize the high articulation and resolution display of video images. Thus, the paper provides a new approach and an engineering way to solve one of the pressing problems of high-resolution flat panel display technology.     

基于SJA1000IP核的CAN总线通信系统

分析了CAN总线控制器的工作原理,以SJA1000为模型,提出基于SOPC技术的CAN总线控制器的设计方案,并完成SJA1000IP核的设计;完成了在Altera的CycloneIII型FPGA芯片上集成微处理器核、SJA1000IP核、数据RAM、程序ROM为一体的完整CAN总线通信系统的设计。实验结果验证了SJA1000IP核设计方案的合理性。