针对H.264去块滤波的实用结构设计

为了提高H.264去块滤波的性能,提出了一种实用的环路滤波设计结构.使用优化的滤波顺序,执行一个宏块的滤波运算只需要252个周期,待滤波数据缓冲从16×16宏块大小降低为4×4块大小.利用数据重用策略,滤波中间数据的存储空间从16×16宏块减小到4个4×4块.使用优化的流水设计,有效降低了去块滤波对总线的数据访问.使用0.18 μm工艺,100 MHz下综合只需要14.2×103门.与以前的设计相比,该去块滤波结构具有更好的综合性能,而且硬件实现面积更小.在100 MHz频率下,该设计能够执行H.264高清视频应用的实时滤波处理.     

一种高效的H.264去块效应滤波器VLSI结构设计

最新的视频压缩编码标准H.264在编解码系统中引入了自适应的去块效应滤波器。去块效应滤波器可以有效地消除块边界的方块效应,但同时也带来了运算量的增加。文中针对H.264去块效应滤波器的硬件原型进行了设计,所设计结构可以大大降低硬件系统的处理周期。在所设计的结构中采用了以下4个关键技术:滤波边界顺序调整、存储单元分配、滤波器架构和双转置寄存器组来提高系统的并行处理能力。仿真结果表明,文中所提出的架构,仅需要288个时钟周期即可实现一个16×16宏块的滤波。滤波器模块只占用16.3 k逻辑门和640 byte的b lock RAM,具有很高的时间-面积效率。     

基于阵列处理器的去块滤波算法并行化设计

针对多视点视频编码中去块滤波算法处理复杂、计算耗时等问题,通过分析去块滤波算法的可并行性和数据相关性,提出了一种并行化映射方案。利用面向视频编解码的动态可编程可重构阵列处理器DPR-CODEC(Dynamic Programmable Reconfigurable array processor)平台,设计并实现了基于阵列处理器的去块滤波并行算法。实验结果表明,该方法与单核处理器的串行实现方案相比数据加载时间降低了30.9倍、算法执行和总处理时间加速比分别达到12.3和28.0,有效减少了视频编解码时间,提高了去块滤波算法的运算效率。     

基于ASIP平台的H.264环内去块效应滤波器实现

针对H.264/AVC环内去块效应滤波器算法中分支密集、分支判断条件产生复杂,以及可变阶数有限冲击响应(FIR)滤波算法复杂度高等性能瓶颈,基于专用指令集处理器（ASIP）Schubert平台提出了加法舍入移位指令和两级条件比较指令,并给出了其专用数据通路的设计实现.根据算法分支执行分布情况优化了算法中分支选择部分的实现,保证了代码的高并行度.时钟精确指令集仿真器的运行结果表明,完成强度为4的4×4像素块边界滤波需要140个时钟周期,而完成强度小于4的边界滤波需要100个时钟周期.运行1/4共享中间格式(QCIF)测试序列时, 较x264中的Intel MMX指令实现性能有48%～63%的提升.实验结果表明,使用ASIP实现,可以显著提高去块效应滤波的性能;同时由于其可编程性,可以适应多个视频标准.     

AVS去块效应滤波器的一种硬件优化设计

根据AVS标准中的环路滤波算法特点提出了一种用于AVS解码芯片的去块效应滤波模块设计方案.该设计采用片内RAM对滤波参考数据进行缓存,大大减少了SDRAM的带宽占用.同时,对存储结构进行了合理的安排,将前一个宏块滤波数据写入SDRAM的操作和当前宏块的滤波操作并行处理,加快了滤波处理速度.综合和仿真结果表明,该设计处理速度高,达到了实时解码的需求.     

一种H．264去块效应滤波器的硬件结构

为平衡边界处理中数据依赖关系与宏块滤波速度的矛盾,提出一种H．264去块滤波的硬件结构,48条边界按照一种有效的顺序流水线处理,2个像素样本行数据并行滤波计算;滤波计算过程分为5个阶段,各阶段之间采用流水线结构,很好地平衡了各个阶段的操作过程．在SMIC0．131xmCMOS工艺库下的综合结果表明,电路在300MHz的时钟频率下消耗12．33×10^3个逻辑门,对于分辨率为3840×2160的超高清视频,处理速度可以达到86帧／s,可以满足其实时编码需求．     

基于块间关系的低复杂度去块效应方法

为了尽可能减少块效应后处理的计算复杂度，提出了一种基于块间关系的去块效应算法，该方法以块间关系作为滤波处理的分类依据，通过对相邻模块多个像素点的值进行计算，提炼出5种块间关系，并根据它们对图像质量影响程度的不同而采取强滤波、弱滤波或者不滤波等方法进行处理，这种分类方式和传统分类方法相比较，去除了大量冗余操作，同时通过考虑计算机体系结构的相关特性，简化了处理过程.实验表明，该算法在图像的主观质量和客观性能都有所改善的基础上运算速度得到了很大的提高，在运算资源有限的领域有很好的应用前景.     

一种低码率下简单有效的环路滤波方法

针对低码率编码情况下块效应严重的现象，提出一种环路滤波去除块效应的算法.该算法基于图像
特征在时域和频域对应的原理，利用变长码编码特点，在频域分析编码块的特性，自适应选择不同强度和
模式的滤波算法，从而保证滤波后图像的真实性.在滤波算法的设计过程中又选用了合适的参数，以进一
步降低滤波过程中增加的计算量.仿真结果表明，该算法提高了重构帧的峰值信噪比(PSNR)值和视觉效果
；同时作为参考帧的重构帧，其质量的提高能减少运动估计的运算开销，以抵消采用环路滤波而引入的计
算量，保证了编码过程的实时性.     

基于FPGA优化运动检测去隔行算法的设计

去隔行技术是视频格式转换的一项关键技术,是各种视频处理(解码、压缩、编码等)的基础.去隔行算法的优劣,直接影响到视频的质量.本文在比较几种传统去隔行算法的基础上,对以往算法进行改进,提出了一种新的带运动检测的中值滤波算法--优化运动检测去隔行算法,并在FPGA(现场可编程门阵列)设计中验证.该算法硬件要求较低,适合普通产品应用.软件仿真表明,图像的测评效果良好,实现成本较低,具有一定的实用价值.     

HEVC去方块滤波中滤波边界的确定与实现

针对HEVC中去方块滤波的边界确定问题,提出一种并行确定方法。该方法通过从每个8×8像素块提取出Depth、TransformIdx和PartMode等3个参数索引信息,给出去方块滤波边界的确定条件;基于动态可编程可重构体系结构,使用3个处理元来并行确定滤波边界。实验结果表明,该方法判断变换单元和预测单元边界的加速比是1个处理元的1.56倍,频率可达155.966MHz,有效降低了执行时间,提高视频编码效率。