基于FPGA的FSK加密通信

主要介绍了二进制移频键控FSK通信过程中利用FPGA进行伪随机序列加密的实现方法.移频键控是信息传输中使用较早的一种调制方式,它具有实现容易,抗噪声与抗衰减性能较好的优点,在中低速数据传输中得到了广泛的应用.直接利用FPGA产生伪随机序列的方法可以为系统设计或测试带来极大的便利.给出了基于线性反馈移位寄存器电路,设计一种简洁的伪随机序列发生器的方法.这种方法所产生的随机序列不仅可具有极长的周期,而且还具有良好的随机特性.由于该伪随机序列可以被设计成任意长度,所以设计过程比较灵活.介绍了加密的设计理论、设计过程和硬件实现,该电路可进行下载生成实际电路,并应用到信息安全领域中.     

基于FPGA的PRBS伪随机序列的实现与研究

首先描述了伪随机序列的原理特性和生成方法，然后分析应用FPGA来实现伪随机序列的原理，并且详细讲述PRBs数据流的产生和检测的实现方法，利用FPGA器件的特殊结构，非常有效地节约了逻辑资源。然后利用仿真软件对设计进行了实现和验证。对于如何检测伪随机序列，提出两种不同的检测方法，做出比较并分析其利弊，最后指出伪随机序列的使用范畴。     

DVB系统中扰码发生器的FPGA实现

为了保证在任何情况下进入数字电视DVB传输系统的数据码流中＂0＂与＂1＂的概率都能基本相等,传输系统首先要用一个伪随机序列对输入的MPEG-2码流进行扰乱处理。给出了DVB标准中扰码发生器的FPGA设计方案,并以Altera公司的QuartusII为开发平台,运用Verilog语言描述了各部分设计并给出仿真结果。     

基于FPGA的可配置扰码模块设计与应用

随着FPGA容量与运算速度不断提高,可以设计出基于FPGA的通用数字系统,根据不同应用需求通过用微机向FPGA发送相应的配置指令使数字系统各组成模块实现自行配置。扰码由于自身的功能特点在数字通信和帧数据传输等领域有着重要的应用。扰码模块的可配置设计是整个系统通用化设计的重要一环。针对扰码的特点和生成原理提出了二维指令配置的方法,结合示例框图和VHDL程序对设计进行深入阐述,并给出应用ModelSIM软件对可配置设计的仿真结果。     

伽利略E5波段信号扩频码基于VHDL的FPGA器件设计

介绍了伽利略卫星信号E5波段的基带信号结构,详细讲述了伽利略卫星信号中E5波段扩频码的结构和扩频码基于伪随机序列的线性移位寄存器的产生方法,给出了基于VHDL的FPGA器件设计方案以及modelsim仿真结果和signaltapII逻辑分析器捕获FPGA中的最终信号结果,由最终结果可知采用FPGA来实现伽利略伪卫星的E5,E1,L1波段的基带信号合成是非常简单易行的.     

一种伪噪声比特序列发生器的设计与实现

为了产生性能良好的伪噪声(PN)序列,提出了一种超混沌伪噪声比特序列发生器的设计与实现方法.设计中利用一个新的连续超混沌系统作为PN序列的随机信号源,建立了连续系统的离散和量化数学模型,在Simulink平台上借助于DSP Builder里的模块构建了该离散化模型的电路模型,利用 FPGA芯片在实验中获得了数字混沌PN序列.同时对产生的PN序列进行了性能评估,其结果通过了5个基本测试标准.该技术可应用于混沌通信、信息加密等领域.     

基于FPGA的全数字FSK调制解调器设计

根据数字信号FSK调制和解调的工作原理,采用层次化、模块化方法设计了一种基于FPGA芯片的FSK调制解调器;用数字键控法实现了调制,用过零检测法实现了全数字解调。同时结合系统功能实现的需要,设计了伪随机序列(m序列)模块。整个设计基于ALTERA公司的QuartusⅡ开发平台,并用Cyclone系列FPGA实现。所设计的调制解调器具有体积小、功耗低、集成度高、软件可移植性强、扰干扰能力强的特点,符合未来通信技术设计的方向。     

直扩遥测中频数字接收机的实现

介绍了直接序列扩频遥测系统的中频数字接收机的设计与实现，给出了基于FPGA实现数字下变频、伪码捕获与跟踪、载波同步等关键问题的解决方案。     

一种新的伪随机扰码盲识别方法

针对在高误码率下,多抽头系数的伪随机扰码的盲识别问题,提出了一种结合BM算法与基于卷积码的快速相关攻击算法的盲识别方法.该方法根据伪随机扰码的自相关特性识别出扰码周期,利用BM算法找到可能的扰码生成多项式和初态,再根据快速相关攻击算法恢复的扰码序列的误码率确定扰码的编码参数.为提高识别效率,对快速相关攻击算法进行了改进...     

一种新的相位序列在选择性映射中的应用

正交频分复用（OFDM）和多载波码分多址（MC-CDMA）被广泛认为是未来4G通信的核心技术。但是,OFDM和MC-CDMA信号的高峰均功率比（PAPR）会引起非线性失真并导致误码率性能恶化,这已成为它们实用化的最大障碍。选择性映射（SLM）是一种能有效地降低系统PAPR方法,其中相位序列的选择直接影响降低PAPR的效果。提出将一种新的伪随机扰码作为选择性映射中的相位序列来降低OFDM和MC-CDMA系统的PAPR,仿真得出这种伪随机扰码序列能有效地降低系统的PAPR,且优于传统Walsh-Hadamard、Golay序列。     

DVB-T移动接收系统硬件设计

DVB-T移动接收系统硬件主要由DVB-T高频头、基于FPGA的TS码解复用模块和带USB2．0接口的51单片机3大部分组成。对基于MPEG-2的TS码结构以及程序特殊信息（PSI）中程序关联表（PAT）和程序映射表（PMT）的结构作了细致的分析，为FPGA中解复用模块的设计提供了理论基础。     

一种非线性最大长度伪随机序列发生器的设计

伪随机序列在众多领域得到应用,研究伪随机序列的产生具有重要意义.基于m序列,首次提出采用特征函数构造非线性最大长度移位寄存器反馈函数.运用这种方法,构造了一类非线性反馈函数.根据该类反馈函数,设计了非线性伪随机序列发生器,并在FPGA(EPF10K)上得到实现.结果表明,该序列发生器生成的伪随机序列,周期长度,平衡特性、游程特性与m序列相同,非线性度较之得到提高,是难得的序列.     

方差可调数字式白噪声发生器的FPGA实现

对伪随机序列（m序列）统计特性进行了分析，建立了带限高斯白噪声的原始模型。介绍了根据信噪比要求产生出方差可调的数字白噪声信号的依据和方法。最后介绍了用FPGA实现该发生器的简单过程和实例。仿真结果表明，该方法实现简单，性能良好，且可以根据信噪比的要求修改白噪声的方差、频率、位宽，使用相当灵活。     

基于循环替换原理的高性能伪随机序列

在介绍了现有随机序列的优缺点以及分析随机序列主要产生方法的基础上,提出了一种基于循环替换原理的伪随机序列产生方法,并用FPGA加以实现。该方法产生的伪随机序列完全符合FIPS140-2标准,并具有周期长、线性复杂度高、相关性好以及产生时间短的特性,能广泛应用于信息安全等系统中。     

基于FPGA的m序列信号发生器设计

m序列是一种伪随机序列CPN码）,广泛用于数据白噪化、去白噪化、数据传输加密、解密等通信、控制领域。基于FPGA与Verilog硬件描述语言设计并实现了一种数据率按步进可调、低数据误码率、反馈多项式为f（x）=1＋x^3＋x^3＋x^4＋x^8的m序列信号发生器。系统时钟为20MHz,m序列信号发生器输出的数据率为20～100kbps,通过2个按键实现20kbps步进可调与系统复位,输出误码率小于1％。     

一种BCH码的新型译码方法在TPS信息提取中的应用

针对DVB-T数字电视接收机中TPS信息提取使用的BCH(127,113,t=2)码的(67,53,t=2)缩短码提出了一种新的译码算法,并给出了DVB-T接收芯片中应用该译码算法的TPS信息提取模块的FPGA实现.该算法与传统的BCH译码算法相比,它可同时纠正随机和突发错误,提高纠错能力,并且具有译码速度块,硬件实现复杂度低等优点.     

Turbo码随机交织器的设计与实现

Turbo码中交织器性能的优劣将直接影响到Turbo码的译码性能.在分析交织器的设计准则和类型的基础上,利用m序列的遍历性,设计了一种基于m序列的随机交织器,并给出了基于FPGA的硬件实现方案.仿真结果表明,该随机交织器在实现输入数据随机分布方面性能优异,并降低了Turbo码的译码延迟.     

WCDMA直放站回波对消方案设计

基于WCDMA标准提出了FPGA+DPS平台下实现在数字中频技术中抵消WCDMA直放站回波干扰信号的方案.首先发射与WCDMA信号不相关的伪随机序列CAZAC码作为训练序列进行信道初估计,然后将初估计得到的时延和幅度信息作为赋给LMS自适应滤波器的初值,生成逼近干扰信号的抵消信号,实现回波对消.使用MATLAB和SIMULINK联合仿真,证明该方法拥有良好的性能.     

伪随机数发生器的FPGA实现与研究

在很多实际应用中，直接利用FPGA产生伪随机序列的方法可以为系统设计或测试带来极大的便利。本文给出了基于线性反馈移位寄存器电路，并结合FPGA的特有结构，设计了一种简捷而又高效的伪随机序列产生方法。最后通过统计对比，说明了这种方法所产生的随机序列不仅可具有极长的周期，而且还具有良好的随机特性。     

基于FPGA的PN码捕获的设计及实现

PN码捕获技术是扩频通信的关键技术之一,针对扩频通信中长伪码序列的快速捕获问题,伪码相位大范围不确定的搜索,串行捕获需要大量的时间,这对实时性要求高的扩频接收机用户是无法忍受的,并行捕获电路结构比较复杂,实现起来有一定的难度,而且占用大量的资源。文中提出了一种基于FPGA的扩频信号快速滑动相关捕获方法,来解决低信噪比条件下长伪码序列的捕获问题。文中着重论述了该系统的FPGA实现原理,并且基于FPGA进行开发,调制出了该系统的仿真波形,达到了理想的效果,实际应用中有效地改善了系统的性能。