一种基于TRC-LFSR结构的二维测试向量压缩设计

基于扭环计数器TRC和线性反馈移位寄存器LFSR,提出了一种可实现二维测试向量压缩的测试向量生成器．采用基于TRC的测试集嵌入技术实现测试向量集的垂直压缩,利用LFSR重播种技术实现测试向量集的水平压缩,从而显著地减少确定性测试向量集的长度和宽度．理论分析表明,采用该设计编码一个含有s_max个确定位的测试向量所需的LFSR长度从s_max+20减小到s_max+2,提高了编码效率．为了减少所需LFSR种子的个数,提出了一种有效的LFSR种子选择算法．这里,每个LFSR种子首先被解码成TRC种子,再由TRC种子产生2n²+n的测试向量．针对ISCAS89实验电路的实验结果表明,相对于现有的算法,采用该设计实现的测试电路,存储位数最大可减少69％,并且测试控制逻辑电路简单,可重用性好．     

伪单输入跳变测试序列的测试生成器设计

为降低内建自测试电路中的功耗,在分析内建自测试低功耗设计一般方法的基础上,从提高测试向量之间相关性的角度出发,提出了一种在不损失固定型故障覆盖率前提下降低测试功耗的BIST测试生成器设计方案.该方案在原始线性反馈移位寄存器的基础上添加了简单的控制逻辑电路,从而得到一种新的伪单输入跳变测试序列,并且在基准电路上进行了实验.实验结果表明,该设计方案在降低功耗的同时可使测试的时间大大缩短.     

复用双轴光纤陀螺仪

为了降低光纤陀螺的成本,提出一种采用时分复用方法的干涉型双轴光纤陀螺仪方案.通过在单轴光纤陀螺结构中增加2个耦合器和1个光纤环,得到复用双轴光纤陀螺的结构.由于不同长度光纤环的渡越时间不同,在合理设计2个光纤环长度比的条件下可应用时延差分调制方法,可以从调制周期中不同阶段的干涉强度信号中分别得到2个轴的角速率信息.基于上述方案制作了实验样机,对系统的功能和静态性能进行验证测试,结果表明:该方案样机角度随机游走优于0.05°/h1/2,零偏稳定性优于0.85°/h.此双轴系统将每轴角速率的成本约降低了原来的50%.     

基于测试向量相容的编码压缩方法

为进一步提高测试数据压缩率,提出一种新的编码压缩方法(FDR-BC).根据测试集中向量间相同位置绝大部分相容的情况,把相容位个数最多的向量划分为一组并合并为一个向量,不相容的位赋值1.用FDR-BC对合并后的向量编码.对分组内向量的个数、不相容位的个数以及不相容位上的值进行编码得到组头编码.解码器结构由输入控制部分和解码部分组成,输入控制部分将编码存储,解码时可以重复利用.解码部分解码的同时移入编码,很大程度上缩短了测试时间.针对ISCAS-89基准电路测试向量集的实验结果表明,用FDR-BC方法进行压缩,相比FDR方法压缩,压缩率平均提升了19.95%.     

基于求和增量调制器的DRFM仿真

为了降低基于DRFM技术的干扰设备的寄生信号,根据寄生信号产生原理和改善寄生信号的方法,提出了一种基于求和增量调制器的信号处理方法,并使用System Generator进行了仿真.仿真结果表明,该方法能够在降低寄生信号的同时,仅少量增加数字信号的位宽,有利于节省DRFM存储信号所需的存储器件数量,提升了DRFM系统能够存储的信号的总时间长度,为PD雷达目标模拟器的设计提供了依据.     

一种基于ARMA模型的欠定混合快速跳频信号参数盲估计算法

针对欠定情况下的快速跳频信号的参数估计问题,在基于自回归滑动平均(ARMA)模型的跳变点检测方法的基础上,提出了一种改进的快速跳频信号参数盲估计算法. 通过跳周期修正ARMA模型预测点和傅里叶变换分别得到准确的跳变时刻和载频估计,从而实现快速跳频信号的参数估计. 实验结果表明,该算法在欠定条件下,当信噪比大于10 dB时,相对现有算法跳变点检测准确率增加了5倍左右,检测准确的概率可以达到90%以上.     

累加器实现的时延故障单跳变测试序列生成

时延故障的内建自测试通常需要施加测试向量对,包括多跳变向量与单跳变向量。理论与实践表明,单跳变向量比多跳变向量具有更高的强健时延故障覆盖。该文提出了一种采用累加器的单跳变向量生成方案,与以往的方法相比,具有更低的硬件成本。同时,产生所有单跳变向量的时间也接近理论最小值。通过对已有累加器的复用,作为测试序列生成极大地减少了系统性能占用与硬件成本,可有效用于强健时延故障的测试序列生成。     

集成电路低功耗测试生成器的研究

分析了CMOS集成电路的功耗来源,介绍了CMOS集成电路的低功耗测试向量生成器的电路结构.为了减少被测电路内部节点的开关翻转活动率,提高相邻测试向量之间的相关性,研究了随机单输入跳变测试向量生成器和基于可配置二维线性反馈移位寄存器测试向量生成器的实现方案.给出了内建自测试环境下的电路测试结构图,可以在不损失故障覆盖率的...     

后量子区块链交易认证方案设计与分析

实现量子安全性和区块链钱包空间尺寸压缩是一种提升区块链的安全性、节省钱包存储开销的有效措施。文章建立了适用于分层确定性钱包的区块链交易认证模型,利用固定维数格基代理算法生成用户的子密钥对,在格上设计了一个具备后量子安全的区块链交易认证方案。结果表明:基于小整数解问题的困难假设,在标准模型下证明了认证方案满足存在不可伪造性;由于实现了子密钥对尺寸与种子密钥尺寸的一致性,同利用盆景树原理生成子密钥对的方法相比较,子公私钥长度分别压缩了50%和75%,交易签名私钥长度压缩了75%。     

虚拟孔径高分辨测角方法

针对天线阵列中阵元个数有限而导致波达方向DOA估计分辨率较低的问题,该文提出了一种基于宽频跳变信号相位补偿的虚拟孔径重构方法.该方法通过利用宽频跳变信号,将多个频点的信号向量加入补偿相位形成虚拟导向矢量,从而形成远大于物理孔径的虚拟孔径,实现高分辨DOA估计.仿真实验结果表明,该文所提的虚拟阵列重构方法可有效地提高DO...     

一种新型低功耗触发器的设计

介绍一种新型低功耗触发器的设计方法，这种新型的双门控触发器克服了原门控触发器只有在输入信号跳变比较慢或基本不跳变时才满足低功耗要求的局限性．这种双门控的触发器可以用于原门控触发器所适用的所有低功耗电路或标准单元库的设计．     

便携式心电图仪的设计

本设计采用新型低功耗的16位单片机MSP430F2274作为整个系统的控制核心。利用低噪声、低功耗,有良好的共模输入抑制能力的仪表放大器INA2331,对输入的心电信号进行放大,再进行低通、高通滤波,滤去干扰信号,最后在通用示波器上得到清晰的心电波形。带字库液晶12864提供欢迎界面和操作菜单,并通过键盘选择,用MSP430F2274单片机内置的A／D、FLASH闪存实现心电图波形数据的转换、存储与回放。     

Successive cancellation multibit-flipping decoding algorithm for polar codes

The investigation of the probability of error bits in a codeword shows that single-bit errors and 2-bit errors are main reasons that influence the decoding performance of polar codes with a short or moderate blocklength. Based on the statistical analysis of the error bits, a successive cancellation(SC) multibit-flipping decoding algorithm is proposed. Compared with the SC single-bit-flipping decoding, the proposed scheme can obtain better performance gains for polar codes with a short blocklength. Compared with the SC list decoding by exploring multiple paths simultaneously, the proposed scheme has a lower space complexity. Moreover, the decoding complexity of the proposed decoding algorithm decreases as the signal to noise ratio(SNR) increases. Simulation shows that for polar codes with a short or moderate blocklength, the performance of the proposed decoder can approach that of the SC list decoding with lower decoding complexity in high SNR regions.     

三值绝热计数器的开关级设计

为了降低多值逻辑电路的功耗,采用开关级设计技术设计一种新型三值绝热计数器.该方案以电路三要素理论为指导,并通过对多值计数器结构及工作原理的分析,分别推导出构成三值绝热计数器的三值绝热触发器、三值绝热正循环门、三值绝热进位电路的开关级函数表达式,利用具有不同阈值的NMOS管和交叉存贮型结构实现相应的电路.将所设计的计数器进行PSPICE模拟,结果表明,三值绝热计数器具有正确的逻辑功能及明显的低功耗特性.     

卫星VCM数传高效低功耗LDPC编码器

随着空间探测任务需求愈加复杂,卫星有效载荷传感器精度不断提高,星地链路传输数据量大幅增加.为满足近地轨道(low Earth orbit, LEO)卫星可变编码调制(variable coding modulation, VCM)数传系统对高通量、低功耗、高可靠性信道编码应用需求,提出了一种基于第二代数字视频广播(the second generation digital video broadcast, DVB-S2)标准的快速累加并向递归编码算法,同时基于此算法提出了一种高效低功耗低密度奇偶校验码(low-density parity-check, LDPC)编码器.利用输入信息比特随机性以及二进制计算特点简化校验比特中间变量的计算,降低了编码器的功耗;通过分析不同VCM模式中LDPC码的相似性,重复利用校验比特中间变量计算单元和存储器,提高了硬件资源利用率;通过控制模块动态重构编码器兼容3种VCM模式,并在保证编码正确性前提下进行模式切换,提高了编码器的灵活性;采用与调制方式相匹配的校验比特存储方案按顺序输出M个并行比特,提高了编码数据吞吐率,具有高效性.在Xilinx XC7K325t-3fbg900 FPGA上对提出的编码器进行了实现,结果表明:在347.5 MHz系统工作时钟下,编码数据吞吐率最高可达1.104 Gb/s,数据吞吐量较固定编码调制系统(constant coding modulation, CCM)提高了31.9%,且该编码器功耗与相同平台同类编码器相比降低了21.7%.     

Low power dissipation real time counter for sensor network application

In sensor network application, to calculate the sleeping time of the sensor nodes, the real time counter is an important part. When the sensor node is in the sleep mode, most of power dissipation is consumed by the real time counter. How to reduce the power dissipation of the real time counter becomes an important research topic to extend the battery life in senor network application. This paper presents a low power dissipation 16-bit real time counter for sensor network application. Charge recovery logic technology is adopted in the real time counter to achieve low power dissipation. To demonstrate the performance of the proposed real time counter, a test chip is designed and fabricated by 018μm CMOS technology. Experimental results indicate that the proposed real time counter with a charge recovery logic dissipates only 27nW when working at the frequency of 100kHz, while the conventional structure of the real time counter dissipates 140nW in total.     

On discrete-amplitude signal analysis and its applications

Discrete-amplitude signal analysis is studied. A reconstruction theorem of an arbitrary signal quantized in amplitude hut continuous in time, from 2 bits of its binary representation, is devised. A new concept of discrete-amplitude multiresolution (DAM), with the signal representation precision taken as its scale, is proposed. The singularities and the residue reducing effect of 2-bit reconstruction of some discrete-time signals are investigated. Two practical examples of applying the discrete-amplitude signal analysis to data compression and signal detection are presented It is shown both analytically and practically that the discrete-amplitude signal analysis is of simple formulation, parallel processing and efficient computation, and is well suited to hardware implementation and real-time signal processing     

Er~(3+)/Yb~(3+)共掺双包层光纤放大器的增益特性

基于速率方程和功率传输方程,分析了Er3+/Yb3+共掺双包层光纤放大器增益特性随光纤长度的变化及信号光、抽运光功率对放大器增益的影响,并进行了实验验证。结果表明:有源光纤长度对放大器增益有影响,大信号输入时放大器达到增益饱和对应的光纤长度更短;放大器增益随着信号光和抽运光功率不同而变化,要适当调整其大小以获得较高的放大增益。