仿生硬件在线进化技术研究

仿生硬件是一门新兴的研究领域,它提供了一种基于进化的电路设计新方法.目前,国内的研究主要以离线进化为主.介绍了仿生硬件的在线进化,给出了电路进化系统的硬件结构和软件流程.实例证明基于进化算法、JBits API和RC1000板卡实现硬件在线进化是可行的.     

复杂数字电路多级在线进化技术研究

复杂数字电路的在线进化是目前演化硬件领域的难题之一.本文阐述了基于多级分解进化的复杂数字电路在线进化思想,给出了数字电路进化设计算法,分析了数字电路编码方案,研究了数字电路在线验证评估方法,设计了适应度函数,给出了数字电路在线进化设计实验系统方案.以典型数字电路为例,验证了多级分解进化方法的有效性,实验结果表明,采用多级分解进化方法可大大提高数字电路在线进化设计的速度与成功率,也有利于提高数字电路在线验证评估效率.     

数字系统硬件在线进化技术研究

电路的在线进化设计是通过演化的方式实现电路的功能,可视为进化算法与可编程逻辑器件的结合;针对制约进化设计能力的主要“瓶颈”一染色体过长导致进化设计受限,文中一方面结合FPGA中的逻辑资源,采用基于LUT（查找表）逻辑功能与连线的分段编码方案,降低染色体长度,另一方面,采用了改进了的进化策略（ES）,以克服算法的早熟并加快收敛速度;文中以两位乘法器电路的在线进化作为实例,给出了具体的实现方法。     

基于函数级FPGA原型的硬件内部进化

电路进化设计是现阶段可进化硬件（EHW）研究的重点内容，针对制约进化设计能力的主要“瓶颈”，该文提出并讨论了一种简洁高效的内部进化方法，包括基于函数变换的染色体高效编码方案，与之配套的函数级FPGA原型和进化实验平台以及在线评估与遗传数自适应方法等，交通灯控制器，4位可级联比较器等相对复杂且具应用价值的电路的成功进化，证明该方法适用于组合，时序电路的进化设计，并可显著地减少运算量，提高进化设计的速度和规模。     

基于可进化硬件的容错技术及其原理

可进化硬件客错技术是一种模仿生物进化过程的容错方法。随着进化算法的发展和可编程器件的应用，现已成为世界各国容错计算技术领域新的研究方向。可进化硬件容错技术不是采用传统的静态冗余技术实现容错，而是利用可进化硬件本身固有的特性实现客错。本文重点论述了可进化硬件技术的两个基本要素，即进化算法和可编程器件；并分析了可进化硬件的容错原理和实现方法。     

硬件内部进化原理及其实现

研究了如何实现硬件的内部进化;讨论了实现硬件内部进化的3个条件：物质基础RCl000板卡、进化算法HereBoy和实时重构接口JBits；给出了硬件内部进化的具体流程，其实质是采用JBits对RC1000板卡上的FPGA进行实时部分重构；实例证明基于JBitsAPI、RCl000板卡和遗传算法实现硬件内部进化是可行的；对不同编码方法及不同进化资源条件下，收敛速度加以比较，结果表明：采用多参数级联编码法，协同进化LUT及其连线，显著改善了收敛速度。     

一种可进化IP核的设计和实现

提出一种可进化IP核的设计和实现方法。这种IP核采用进化硬件的设计思想,将遗传算法运用于硬件电路的设计中,使电路能根据当前的环境自动进行内部电路的进化,从而生成最有效的电路,并能在普通的FPGA器件上实现。可进化IP核以HDL源代码的形式表示,与普通IP核的复用方式相同,可被综合到不同的目标可重构器件中去,大大减少了复杂系统的设计时间,提高了设计的利用率,是可进化硬件一个颇具潜力的发展方向。     

基于Handel—C的完全内部硬件进化设计

目前常规的EDA技术用于设计硬件电路时,存在着诸如硬件出现故障时不能自动修复,硬件缺乏自适应性等难以克服的困难.而硬件进化(Evolvable Hardware)具有自组织、自适应和自修复功能,能适应不同的环境要求和提高自身性能的特性.Handel-C是一种起源于ISO/ANSI-C的硬件设计描述语言,利用Handel-C可以复用大量成熟的C语言算法程序,并在FPGA上得以实现,真正做到了用软件方法来设计硬件.根据FPGA动态重构的特点,设计适合完全内部硬件进化的遗传算法和染色体解码器,以四选一数据选择器作为目标进化电路,并用Handel-C语言编程实现,最终在FP-GA上成功地实现了完全内部硬件进化电路.该设计的实现对有效缩短硬件进化的进化周期,提高进化电路的可靠性等有着非常重要的意义.     

函数级进化型硬件在模式识别中的应用

设计了一个基于函数级进化型硬件(FEHW)的高速模式识别系统，并提出了一种适合此系统的改进遗传学习算法——可变染色体长度遗传算法(VGA)。利用VGA代替简单的遗传算法(SGA)来处理大输入的图像数据，实时实现了3类飞机识别。仿真结果表明，VGA进化速度是SGA的9倍，识别率达到80％以上。     

逻辑电路的进化设计与在线评估

简要介绍电路进化设计的基本原理，提出并讨论基于最小项表达式的染体编码方案和以RAM查找表为核心的函数级FPGA原型，以及相应的内部进货实现方法，理论分析和进化实验结果表明，文另的编码方案与FPGA结构相结合可显示地减少运算量；基于相应的实验平台进行适应度在线评估，可显著提高进化速度、规模和成功率。