共查询到16条相似文献,搜索用时 218 毫秒
1.
温度漂移是影响光纤陀螺精度的主要因素之一,温度漂移建模和补偿是消除和减小温度漂移的有效方法。首先分析了影响光纤陀螺温度漂移的关键因素,同时进行了光纤陀螺温度漂移测试实验。然后采用泛化能力较神经网络更好的支持向量机对光纤陀螺温度漂移进行回归、建模,其中支持向量机的核函数采用了具有更好数据集适应性的径向基核函数。为了提高支持向量机的建模精度,引入人工鱼群算法对支持向量机的核心参数C(惩罚系数)和核函数的参数进行寻优。最后,使用实际的光纤陀螺温度漂移数据对提出的补偿方法进行实验验证,结果表明采用该方法补偿后的剩余光纤陀螺误差较采用线性回归方法减小了四五个数量级。 相似文献
2.
3.
4.
5.
6.
7.
光纤陀螺温度补偿的实验研究 总被引:7,自引:1,他引:6
本文在理论分析光纤敏感环热致非互易特性的基础上,针对采用以QUA方法 绕制的光纤敏感环的光纤陀螺,对于由外界环境温度变化而导致的光纤陀螺输出噪声进行数值模拟,并给出实施温度补偿的实验方案与相应结果。 相似文献
8.
温度漂移是影响光纤陀螺精度的重要因素之一。在对光纤陀螺温度漂移特性进行实验分析的基础上,对零偏温度漂移进行了多项式拟合补偿。为了解决传统曲面拟合方法无法精确描述标度因数温度漂移与温度、转速之间的关系导致其补偿精度低的问题,提出了一种基于自适应网络模糊推理的光纤陀螺温度漂移补偿新方法。该方法基于模糊逻辑,结合最小二乘和误差反向传播混合算法,设计了自适应网络模糊推理系统,从而有效提高了光纤陀螺温度漂移补偿精度。实验结果表明,在-30~60 ℃温度范围和-165~165 ()/s 载体角速率范围,应用新方法对光纤陀螺温度漂移进行补偿,得到的训练误差均方根不超过0.003 ()/s,预测误差均方根不超过0.005 ()/s。 相似文献
9.
10.
11.
12.
光纤陀螺对温度比较敏感,由于温度引起的零偏漂移是光纤陀螺工作尤其是启动过程中的一种较大误差。文中为了减小光纤陀螺启动过程的零偏漂移、缩短启动时间,提出了对光纤陀螺启动过程进行补偿的方案。该方案以光纤陀螺温度和温度变化率为输入、光纤陀螺漂移为输出建立二输入单输出的RBF神经网络,用于陀螺启动过程补偿。在室温下对某型号光纤陀螺启动漂移进行了补偿,试验结果表明该方法能有效减小陀螺的启动温度漂移,缩短陀螺启动时间。将该方案运用到某型号的光纤陀螺寻北仪上,常温试验表明,该方案大大缩短了寻北仪的准备时间,提高了寻北精度。 相似文献
13.
为了满足环境温度的要求,快速、可靠的完成光纤陀螺组合的设计方案,对光纤陀螺组合进行热分析和热设计。建立光纤陀螺组合模型和有限元模型,设定要求的边界和约束条件,分析光纤陀螺组合内部关键元器件及组件在整个温度循环的温度及可靠性。最后通过热设计的方式,DSP的最高温度降低了10 ℃,DC/DC电源模块的最高温度由原来的90 ℃降到了70 ℃,所有关键元器件都工作在其额定温度范围内,光纤陀螺组合内部温度场的均匀性得到了改善,由原来的30 ℃降到了10 ℃,为设计方案的确定提供了依据。 相似文献
14.
15.
基于三次B样条插值的压力传感器温度补偿 总被引:1,自引:0,他引:1
由于硅压力传感器通过电阻的压阻效应来感应压力的变化,从根本上来讲,受到环境温度的影响比较大,从而限制了宽温区的测量精度。因此温度补偿成为压力传感器一个需要解决的重要问题。本文介绍了三次B-样条曲线拟合方法在压力传感器温度补偿中的应用。基于单片机的B-样条三次曲线拟合的温度补偿方法,实现了传感器温度的高精度补偿,提高了传感器的补偿精度和工作效率,具有较高的推广应用价值。 相似文献
16.
With technology scaling, reliability has emerged as a major design constraint for very-large-scale integrated circuits. Many prior works have investigated electromigration (EM) on full-chip power grid interconnects. However, most of the published results were obtained under the assumption of uniformly distributed temperature and/or residual stress across interconnects. In this paper, we demonstrate the implementation of novel methodology and flow for full-chip EM assessment on the multi-layered power grid networks of a 32 nm test-chip and investigate the impacts of the within-die temperature and thermal stress variations on the failure rate. The proposed approach is based on recently developed physics-based EM models and the EM-induced IR-drop degradation criterion that replaces the traditional conservative weakest segment method. The cross-layout temperature distribution caused by power dissipations in devices and by interconnect Joule heating has been characterized and taken into account in the full-chip EM assessment methodology. Results of the simulations performed on the analyzed multi-layered power/ground nets show that traditional assumption of the uniform average temperature leads to inaccurate predictions of the time-to-failure. Furthermore, the consideration of thermal stress variation results in a retarded EM induced degradation. 相似文献