一种多核指令集仿真器构建技术

为了提高指令集仿真器的速度并降低多核构造的复杂度, 提出了一种多核指令集仿真器的快速搭建技术。该技术结合了解释型、编译型以及混合仿真策略的优点, 通过预解码技术、可扩展单核结构、单核结构中的cache和TLB模拟机制以及多核调度机制的相互配合, 以实现多核的快速搭建。该技术已经成功应用于基于中国科学院微电子所自主研发的IME-Diamond多核DSP的四核仿真器ISD的搭建。复杂度分析与实验结果表明, 该技术复杂度低且能够提高仿真速度。     

DSP指令集仿真器的设计与实现

指令集仿真器是进行芯片设计评估,系统软件设计开发以及计算机软硬件协同设计的不可或缺的工具.在DSP的硬件设计和后期算法开发中,指令集仿真器也同样是起着至关重要的作用.该文参考当前在指令集仿真领域比较先进的JIT-CCS和IS-CS仿真技术,吸取了各自的一些优点,提出了仿真策略,设计并实现了基于DSP3000的指令集仿真器HJS.为了兼顾仿真速度与精度的要求,HJS实现了指令精度和时钟周期精度两种级别的仿真.同时,在指令Cache和流水线的仿真上都做到了既尽可能与实际硬件相符,同时也兼顾执行效率.为评估DSP硬件设计、DSP算法的实现提供了很好的软件模拟平台.     

一种虚指令集的设计与翻译技术的研究

分析当前流行的几种指令仿真器,为设计一种具有重用性的指令仿真器,研究了Java虚拟机技术,提出利用虚指令仿真技术来解决仿真器可重用性问题.首先介绍了虚指令技术,提出了构件虚指令的参考原则和方法,描述配置文件的设计模式以及匹配规则,并详细说明了指令翻译的过程,为了提高仿真速度,还讨论了几种性能优化技术.     

指令集仿真器自动生成技术的研究

仿真器自动生成技术是仿真的一个重要研究领域。论文对指令集仿真器的自动生成技术进行了研究,基于模板构造法与构件组装法提出了一种新的方法-构件模板法,并根据该方法设计了一个指令集仿真器生成工具SimMaker。     

可重用的指令集模拟器的设计与优化技术

指令集模拟器是进行体系结构设计与评估及软件逆向工程开发的有利工具。该文采用解释型模拟策略,阐述可重用的指令集模拟器的实现方法。在此基础上,提出一种基于虚拟指令集的模拟技术,使之能够应用于多款处理器,同时论述了几种提高模拟效率的优化 技术。     

指令集仿真器的关键技术

为适应嵌入式系统开发中对指令集仿真器仿真速度的要求,提出一种改进的指令集仿真技术.该技术在现有的静态多核仿真器基础上引入指令预处理、动态译码缓存、多线程C函数生成和动态调度运行等技术,以实现对仿真器性能的优化.该技术已成功应用于中国科学院微电子所自主研发的IME-Diamond DSP处理器的多核指令集仿真器OPT-ISS中.实际应用程序测试结果表明,该技术在仿真速度提升方面有明显效果.     

基于二进制翻译的仿真器关键技术研究

介绍基于构件化的仿真器设计方法,比较动态二进制翻译和静态二进制翻译的区别,分析动态二进制翻译技术在仿真器开发中的应用,并对基于二进制动态翻译的仿真器的关键技术——指令集仿真、T-cache缓存管理等问题进行分析,针对二进制动态翻译中的自修改代码翻译问题,给出具体的解决方案。     

计算机指令集仿真器的时间仿真技术研究

本文介绍了计算机系统的时间概念,讨论了计算机指令集仿真器中时间仿真的一般原理和方法,并以时钟中断仿真为核心分析了各种时钟仿真技术及其应用。     

基于快速ISS建模技术的研究

指令集仿真器（ISS）是一种运行在主机上的仿真工具，当目标机不存在或无法获得目标机时．人们用它来模拟一个应用程序在目标机上的执行过程。为了研究各种建模技术对于ISS仿真性能的影响．本文首先论述了传统解释型仿真和编译型仿真的工作原理及特点。然后提出了一种快速灵活的综合型仿真（ISIM）技术，并用ARM7处理器验证了本技术的适用性。     

面向多目标的指令集模拟技术

针对传统指令集模拟器的目标依赖性,提出基于虚指令集的多目标指令集模拟技术。采用解释型模拟策略,利用虚指令集技术优化虚指令集构造,进一步设计出面向多目标的指令集模拟器。实验结果证明该技术具有快速、灵活、可重用等特性,该模拟器在后续工作和兼容性方面优于传统模拟器。     

基于指令集模拟器的处理器建模与验证

介绍处理器仿真建模技术以及指令集模拟器在其中的应用,讨论处理器ISA, MA模型建立以及指令精确、时钟精确的指令集模拟器实现方法,提出一种基于多线程技术的调试器集成方法,介绍指令集模拟器在一款密码专用微处理器开发过程中的具体应用方法。     

一种高速灵活的指令仿真器

指令仿真器是一种用计算机软件来模拟程序在目标芯片上运行情况的工具。文章介绍了一种新的指令集仿真器的仿真方法,它基于静态编译仿真技术,但同时又具有解释型指令仿真器的灵活性和静态编译仿真器的高效性。     

面向专用指令集处理器设计的软硬件协同验证

为提高专用指令集处理器设计中的验证效率和覆盖率,将专用指令集处理器的寄存器传输级设计验证与汇编器、指令集模拟器等软件开发工具的测试相结合,提出一种软硬件协同验证方法。该方法按照覆盖率要求由软件自动产生测试程序和数据,将利用汇编器产生的机器指令输入到指令集模拟器和硬件仿真工具分别进行软硬件仿真,通过软硬件仿真结果自动比对得出联合验证结果。实践证明,该方法能够有效提高验证效率和覆盖率,缩短验证周期。     

基于ISS的多处理器嵌入式系统模拟方案

提出一种基于ISS的多处理器嵌入式系统模拟方案。采用基于总线的互连方式,合理利用共享内存机制,解决不同处理器进程间的通信问题。提出全局时钟同步机制,实现对所有处理器单元的调度安排,使各处理器之间保持步调一致。分析表明,该方案能够实现对单个或多个同源或不同源目标代码的模拟与跟踪。     

软硬件协同模拟的通信同步算法设计与实现

协同模拟技术是嵌入式系统软硬件协调设计的关键技术之一,它在整个设计过程中对系统起着功能验证和性能预测的作用。采用指令集模拟和硬件事件驱动模拟器相结合的协同模拟技术是一种高效的、低代价的嵌入式系统协同验证方案,但解决指令集模拟器和硬件模拟器之间的同步问题是保证协同模拟正确性和提高模拟效率的关键。文章介绍了一种基于Windowssockets和Lock-step的协同模拟通信同步算法,最后介绍了几种降低通信开销,提高协同模拟效率的方法。     

面向固件代码分析的虚拟指令集体系结构设计

传统虚拟指令集体系结构不能同时满足简单性和高效性的要求。为此,提出一种面向固件代码分析的虚拟指令集体系结构构造方法。设计多目标固件代码分析平台,在可配置虚拟硬件结构的基础上,获取最小完备指令集,并说明扩展虚拟指令集的方法。实验结果表明,该方法能降低翻译代码膨胀率,目标指令模拟时间比传统方法减少19%~35%。     

基于ESL快速精确的处理器混合模型

RTL设计不能满足片上系统对仿真速度的要求。为此，提出一种基于电子系统级快速精确的处理器混合模型。以32位嵌入式微处理器C*CORE340为例，采用不同的抽象层次对指令集仿真器和Cache进行构建。实验结果表明，与RTL级模型相比，该模型的仿真速度至少快10倍，仿真精度误差率低于10%。     

改进的语音特征提取方法及其应用

介绍处理器仿真建模技术以及指令集模拟器在其中的应用,讨论处理器ISA,MA模型建立以及指令精确、时钟精确的指令集模拟器实现方法,提出一种基于多线程技术的调试器集成方法,介绍指令集模拟器在一款密码专用微处理器开发过程中的具体应用方法.