基于FPGA的高速图像数据采集系统设计

介绍了新型高速数字相机PT-41-04M60的基本功能和配置方法,4M60相机使用Camera Link接口传输数据。根据Camera Link接口标准与协议,以FPGA为主控单元,设计了Camera Link协议的硬件电路实现图像采集。FPGA开发板采用Xilinx公司Virtex-6系列的XC6VLX240T,充分满足设计需求。实验结果证明系统能够成功地实现图像采集并显示。     

基于PXI总线高速图像采集显示系统设计

为解决高速Camera Link数据视频图像信号的采集与显示问题,提出了以PXI系统为平台,利用FPGA强大的并行处理能力及内部丰富的块RAM资源,模块化设计PXI接口模块,Camera Link数据接收模块,SDRAM缓存模块及VGA显示控制模块,同时利用FPGA构造出相应的VGA时序信号,控制视频转换芯片ADV7123实现两路图像数据的图形显示的系统设计;试验结果表明,该系统可实现输入100 MB/s图像数据的实时显示,达到了预期的效果,具有一定的实用性和推广价值。     

基于Video Port的Camera Link的图像采集接口设计

通过视频接口和Channel Link芯片实现了数字信号处理芯片TMS320DM642与Camera Link线扫描相机的无缝连接。解决了图像数据输出速度为40 MB/s的高速图像数据采集系统中,前端采集与后端输出的速度匹配问题。系统可实时、高速地采集大量的图像数据。     

基于Camera Link的串行图像采集系统设计

在设计测试系统时,要求高速、可靠地传输大量的图像信息至上位机进行存储和处理。采用LVDS或HOTLink信号格式,将远程CCD采集的图像信号进行串行传输,由 FPGA乒乓操作进行缓存,通过Camera Link接口,将图像数据以串行方式高速传输至图像采集板卡PXI-1428。实验中以150fps的速度连续采集128×130大小的串行LVDS图像或500fps的HOTLink图像,最大传输速率达到320Mbps。实验结果表明,Camera Link是实现高速串行图像传输的便捷途径。     

基于FPGA的线阵CCD图像采集控制的实现

以纺织布坯疵点在线检测系统为应用背景,探讨了基于Camera Link接口协议标准的线阵CCD相机图像高速采集逻辑控制接口的实现技术.重点阐述了信号转换接口、基于FPGA的生成帧图像数据逻辑和相机的同步逻辑控制的设计与实现,最后,给出了它们的仿真测试结果.     

基于FPGA的Camera Link视频信号转换与控制系统设计

为了增加Camera Link格式的视频信号传输距离和实现在相机工作中曝光时间的实时自动控制,设计了基于FPGA的视频转换与控制系统。将Camera Link格式转换为LVDS格式,这样可以增加传输通道的传输距离;同时,根据当前场景在FPAG的控制下自动实时调节图像传感器的曝光时间。经过系统传输后,图像采集系统可以得到稳定和高质量的图像。     

基于FPGA的彩色图像实时采集显示系统设计

设计并实现了一种基于FPGA硬件平台的Bayer到RGB格式图像数据转换实时采集显示系统。该系统能够对前端Camera Link接口的CMOS相机采集的分辨率为1 920×1 080、帧率100 f/s以上的Bayer格式图像进行实时处理,并且将处理得到的RGB彩色图像数据通过DVI显示器以60 f/s的帧率实时显示。根据FPGA并行处理能力强的特点,采用像素矩阵模板实现了Bayer到RGB的彩色图像插值算法,实现了高分辨率、高帧率彩色图像的实时采集显示。     

基于Camera Link的高速图像采集技术研究与应用

针对光学测量图像采集存储系统存在的系统可靠性低、丢帧率较高的问题,研究了基于Camera Link的高速图像采集技术,提出了帧频驱动采集与实时检测采集融合的控制方法以及改进型双缓存数据采集方法,并将该技术应用在光学高速电视测量系统,提高系统了可靠性,消除了图像丢帧、错图。该技术通用性强,可以广泛应用在基于Camera Link的图像采集存储系统,具有较大的应用推广价值。     

基于DSP和FPGA的全景图像处理系统设计与实现

设计了基于DSP和FPGA的全景图像处理方案,FPGA完成图像采集,DSP完成图像的各种处理算法。利用FPGA设计了基于乒乓缓存机制的SDRAM控制器;采用EDMA方式,完成了DSP与FPGA的数据交换。测试结果表明,DSP+FPGA折反射全景图像处理系统完成了对分辨率为2 048×2 048、每秒15帧的Camera Link接口的全景图像的实时采集及缓存解算,并以1 024×768的分辨率进行实时显示。     

多发光目标的高速跟踪

研究了一种基于高速图像采集与处理的多发光目标跟踪技术.采用现场可编程门阵列(FPGA)形成高速Camera Link CMOS相机的图像采集与实时处理系统.通过对图像数据进行开窗、求重心等算法处理,实现对多发光目标的跟踪,并搭建由直流电机驱动、具有两个LED光源的发光靶标进行跟踪测试.测试结果表明:相机输出帧频100 Hz时,运动目标相对于相机角速度达1.93 rad/s,仍可实时跟踪.系统的跟踪能力正比于相机帧频.     

图像采集系统的CameraLink标准接口设计

在介绍Dalsa公司DS-21-02M30相机的基本性能和控制方法的基础上,详细分析了Camera Link接口作为数字相机数据传输接口的结构和原理,并设计出一种基于FPGA图像采集卡和DS-21-02M30相机的CameraLink接口的硬件电路。     

基于FPGA的小型星载非制冷红外成像系统设计与实现

根据内编队重力场卫星红外成像工作环境的温度要求,选取了非制冷长波红外焦平面阵列探测器——UL03162,并在此基础上进行了系统的软硬件设计。硬件电路采用了模拟电路和数字电路分离设计方案,以减小电路噪声对红外图像的影响。在系统实现上,以内嵌MircoBlaze微处理器FPGA为主处理器,通过编程实现了图像数据的获取、处理和输出以及整个系统各模块的综合管理,提高了系统的集成度和稳定性。     

基于FPGA的SDI到Camera Link视频接口转换系统设计

针对具有SDI接口输出的相机,采用Xilinx公司Spartan-3E系列的XC3S250E作为主控制芯片,设计并实现了由SDI输入到Camera Link输出的视频接口转换系统.详细介绍了SDI信号的电缆均衡、重新定时锁相、解码电路以及FPGA的数据流解交织、存储、彩色空间变换和Camera Link时序发生模块等....     

基于Camera Link接口的图像压缩解压缩系统设计

应用Altera公司的StratixTMⅡ系列FPGA EP2S30F48415芯片和基于Camera Link接口的数码相机CV-A10CL,设计实现了对高分辨率黑白数字图像进行拆分压缩、解压缩及PCI总线接入拼接恢复的系统.系统分为数码相片压缩单元、数码相片解压缩单元和基于MFC的图像拼接恢复程序.数码相片压缩单...     

棉花“三丝”自动剔除装置中图像采集系统的设计与研究

棉花＂三丝＂的图像采集是棉花异纤在线分拣装置的关键环节,本文针对棉花图像的特点,选择了合适的光源、CCD相机,结合Camera Link协议,利用PFGA＋DSP的方式设计了整个图像采集系统,为后面的图像处理工作提供了良好的硬件平台。     

高帧频面阵CCD实时显示系统设计

为了能够在特殊环境下拍摄到最优的图像,需要实时地调整相机参数,这要求实时显示拍摄的图像。使用FPGA配合通用Camera Link采集卡,设计了一套通用性很强的高帧频面阵CCD实时显示系统,使用Verilog HDL语言编写CCD驱动程序,能够通过USB实时调整相机的工作参数,使相机工作在最佳状态,使用KAI340D CCD在205.6fps的帧频下测试,系统工作良好,满足了实验需求。     

Design and realization of a high resolution (640 × 480) SWIR image acquisition system

A new image acquisition system module for extracting signals of high-resolution short wave infrared (SWIR) from a focal plane array (FPA) is presented in this study. The short wave infrared (SWIR—with wavelength about 900–1,700 nm) images have been proven its unique values in many applications such as military, semiconductor inspection and aviation security. The designs for the SWIR data acquisition system module consists of digitization and acquisition of FPA signals, design of synchronous dynamic random access memory controller and real-time image signal transformation and display. Three major steps involved towards a successful SWIR module—(1) Selection of hardware ICs according to specification for the FPA; (2) Design of a timing generator for the image acquisition system to control FPA and other ICs by Verilog HDL programming; (3) Integrate the individual modules on a PCB. The SWIR image output signals are successfully generated in the format of National Television System Committee (NSTC), which can be displayed on a common NTSC monitor, flat panel displays with an AV input terminal or a CRT display in a favorable speed of frame rate at 30 per second.     

Camera Link接口的异步FIFO设计与实现

介绍了异步FIFO在Camera Link接口中的应用,将Camera Link接口中的帧有效信号FVAL和行有效信号LVAL引入到异步FIFO的设计中。分析了FPGA中设计异步FIFO的难点,解决了异步FIFO设计中存在的两个关键问题:一是尽量降低电路中亚稳态的出现概率;二是如何产生空、满等相应的控制信号。为Camera Link接口提供了稳定的视频数据及控制信号。