一种基于SoC的MPEG-4视频解码加速器

实现了一种应用于系统芯片（SoC）的MPEG-4视频解码加速器。该解码器可完成MPEG-4解码中计算量最大的离散余弦变换（IDCT）、反量化（inverse quantization）和运动补偿叠加（reconstruction）。本文通过算法、总线接口、存储器结构以及硬件开销方面的优化,使得在满足MPEG-4实时解码的基础上,加速器占用SoC系统芯片的总线带宽和硬件面积尽量的小,并有利于存储器的复用。经实验验证,本设计可以对MPEG-4简单层（simple profile）实时解码。     

MPEG视频解码中离散余弦逆变换的FPGA实现

离散余弦逆变换(Inver se Di screte Cosine Transform,IDCT)是MPEG视频解码的重要组成部分,本文给出一种基于行列分解的二维离散余弦逆变换的FPGA实现方法,并在ALTERA公司的ACEX1K系列FPGA上实现.为了降低硬件复杂度,设计中采用分布算法.     

基于ARM926EJ-S处理器的MPEG-4视频解码研究及实现

详细分析了MPEG-4视频解码算法,设计出基于ARM926EJ-S处理器的MPEG-4软件解码方案.通过对模块算法进行优化,提高了嵌入武终端MPEC-4解码器的性能.     

MPEG-4嵌入式视频解码系统的研究与实现

提出MPEG-4嵌入式视频解码系统的实现方案,分析MPEG-4嵌入式视频解码系统的结构。以SmartARM不起2200开发板为目标硬件平台,在μClinux操作系统基础上,实现了MPEG-4视频解码系统的在嵌入式平台上的移植,并对解码系统从算法和结构上进行优化。最后对系统进行测试,并给出了系统的实现效果。实验结果表明本设计实现了视频解码的要求并能取得较好的视觉效果。     

MPEG视频应用中离散余弦逆变换的FPGA设计

用硬件实现的快速的离散余弦逆变换对于提高MPEG解码处理的速度是至关重要的。本文论述了使用可编程逻辑器件来实现离散余弦逆变换。本设计应用并行处理的结构完成数据流的高吞吐量处理，适合实时视频的应用。本设计由肌段可综合的Verilog代码完成。     

基于离散余弦变换域处理的快速台标插入法

针对在MPEG-2视频中插入台标,提出了一种基于离散余弦变换域处理的快速台标插入法。与解码-相加-再编码的方法相比,该方法省去了离散余弦变换、反离散余弦变换和重新做运动估计等环节,大大节省了运算量,适合于硬件实时系统的实现。实验表明和解码-相加-再编码的方法相比,以图像质量的轻微下降,换取了较快的处理速度。     

数字水印算法及其在MPEG-4上的应用

文中阐述了数字水印的几个特有性质和实际应用中的几种典型算法,并在离散余弦变换的直流系数嵌入法的基础上,改进了现有MPEG-4视频中的数字水印的编码和解码算法.改进后的算法与原有算法相比,数字水印的安全性、保真性、鲁棒性、稳定性、信息容量、自恢复性等各方面都有很大的提高和改进,同时也降低了一些计算上的复杂度.     

一种适用于高清视频解码的反离散余弦变换的VLSI实现

提出了一种面向视频处理应用的二维8X8IDCT(反离散余弦变换)处理器结构.该处理器设计利用了IDCT算法中的对称性,采用基于并行的乘累加器的结构加快处理速度.设计过程中对于有限位宽对运算结果误差及精度的影响进行了仿真与分析,并根据要求确定了运算位宽的优化值,在满足精度的条件下使芯片的面积开销最小.该处理器核的面积为48K逻辑门,能够在0.64μs内完成对一个数据块的运算,可以满足对高清晰度视频实时解码的性能需求.     

自适应计算为MPEG—4注入新的动力

下一代无线和便携式通信产品将广泛应用MPEG-4标准的流式视频和音频。相比基于DSP的设计,采用自适应算法能够更加有效地实现高质量流式视频所要求的强大处理能力。 比如,一个由编码通道和解码通道(全彩色、分辨率为352×288像素)所组成的双通道流式30fps MPEG-4视频信号要求的运算速度为1400000000次/秒。MPEG-4编码包括离散余弦变换(DCT)和运动估计等计算密集型算法(如图)。     

一种自适应降低计算复杂度的视频解码方法

在研究了离散余弦变换的频域分辨率与时域分辨率的转换关系的基础上,提出了一种基于自适应降阶IDCT的低复杂度视频解码方法.根据DCT系数块中非零系数的个数,对DCT系数进行自适应降采样.对降采样后的DCT系数块进行降阶的IDCT变换,再对变换后的块在时域中进行线性插值,最终实现解码.降阶IDCT处理降低的解码时间弥补了插值耗费的时间,还使解码的整体复杂度降低.测试结果表明,该方法解码时间可以节省60%-80%,而PSNR损失仅为0.3～0.7dB.     

基于MPEG-4视频标准数字视频录像机的设计与实现

国内外许多公司都在开发有关MPEG-4视频标准的产品,最具代表意义的即是数字视频录像机(DVR)。为了缩短开发周期,这里介绍基于嵌入式Linux操作系统,应用专用音视频编解码芯片AT2042实现数字视频录像机功能,该系统实现MPEG-4视频标准高级框架的编解码器,并在此基础上添加数字硬盘的功能,例如编码存储、解码播放、快进、快退和暂停等功能。最后给出系统的实际运行的测试结果。该系统已实现对视频数据的编、解码,且实现MPEG-4/MPEG-2/MPEG-1 H.263视频标准,并已成为成型产品推向市场。     

基于H.264的FGS视频编码及其在视频会议系统中的应用

主要介绍视频会议系统的基本概念及其对视频编解码技术提出的要求,在MPEG-4精细可伸缩性编码(FGS)的基础上,提出了一种基于H.264的精细可伸缩性视频编码方案,仿真和实验结果表明,基于H.264的FGS具有更高的信噪比和视觉质量,能较好地满足基于IP的H.323视频会议系统不同终端的视频质量要求。     

MPEG-2视频码流分解的VHDL描述与验证

本文提出一个ＭＰＥＧ－２视频解码中码流分解的硬件设计,包括解码控制和变长码解码。一些新的硬件设计,如：将宏块和块控制作为主要状态;采用桶形移位缓冲器并行解变长码;将变长码的长度计算和解码分别进行;将码表分割成多个小码表等等,保证ＭＰＥＧ－２ＭＰ＠ＭＬ的实时解码,并为更复杂的应用提供了扩展的余地。本文中的设计是ＭＰＥＧ－２解码ＡＳＩＣ ＶＬＳＩ设计工作的一部分。     

基于TMS320DM642的MPEG-4视频解码的软件优化

在自主开发的以TMS320DM642为核心的嵌入式MPEG-4监控平台上,通过对C代码和汇编代码的优化,以及存储空间的分配等手段,实现了系统对视频解码的实时性要求.     

数字电视系统中的时间恢复和音视频同步

音视频同步是数字电视系统中实现实时解码的难点.讨论MPEG-2传输码流中的时间信息在音视频同步中的作用,详细介绍两种MPEG-2系统时序时钟的恢复方法--锁相环同步和异步置数法,给出处理音视频同步的实际方法,采用跳帧或者重复帧的纠正措施.其算法及几个主要电路设计适用于各种MPEG-2解码器.     

基于DirectShow的MPEG-4网络组播模块设计

设计了基于DirectShow技术的MPEG-4视频采集网络组播模块,有着高清晰、稳定、低成本的优点,具有广泛的应用前景。基于MicrosoftVisualC＋＋6．0开发环境以及MicrosoftDirectXSDK9．0开发包,实现了一个利用摄像头采集、编码、组播发送与接受、解码、实时显示的全过程,提供了MPEG-4网络组播解决方案。     

MPEG-4的解码系统硬件电路设计

随着视频压缩编码技术和图像采集技术的发展,视频处理的网络带宽也在不断增加.MPEG4具有优越的压缩性能和图像效果,日益成为人们关注的焦点.给出一种基于Vweb公司的Vw2010的MPEG4视频解码系统的解决方案.简单介绍Vw2010工作原理,配置方法.研究结果表明,提出的关于MPEG4传输流播放设计方案是切实可行的.设计了一套基于Vw2010硬件可以实现的MPEG4解码系统.     

基于MIPS平台的 MPEG-4 AACplus v2解码器的实现

介绍了MPEG-4 AACplus v2解码器的基本原理和MIPS平台HTK HSB1101的原理与应用,给出了MPEG-4 AACplus v2解码器在MIPS平台HTK HSB1101上的实现方案。在保证解码质量和实时解码要求的情况下,结合HTKHSB1101平台的特性,对解码器在软件代码和处理器方面进行了优化。实验结果表明,与标准算法相比,该解码器在确保音频解码质量的同时,提高了解码速度,满足了解码实时性要求,也为视频解码和其他应用提供了足够的处理空间。