CMOS IC漏极静态电流测试技术的现状与发展

全面介绍了CMOS集成电路漏极静态电流(IDDQ)测试技术的现状、应用及其发展趋势。与其它主要用于检测逻辑功能的测试技术不同，IDDQ主要用于检测电路的物理缺陷和工艺故障。作为逻辑功能测试的重要补充，IDDQ技术可提高集成电路的可测性和故障覆盖率，保证集成电路的可靠性。     

基于伯努利分布的逻辑电路可靠度计算方法

在深亚微米及纳米级集成电路设计过程中,电路的可靠性评估是非常重要的一个环节.本文提出了一种利用概率统计模型计算逻辑电路可靠度的方法,将电路中的每个逻辑门是否正常输出看作一次随机事件,则发生故障的逻辑门数为某个特定值的概率服从伯努利分布;再利用实验统计单个逻辑门出错时电路的逻辑屏蔽特性,根据此方法计算出ISCAS'85和ISCAS'89基准电路可靠度的一个特定范围.理论分析和实验结果表明所提方法是准确和有效的.     

一种射频识别卡电路的可测性设计

随着CMOS器件进入深亚微米阶段,集成电路的规模、复杂度以及测试成本都急剧提高,与此同时人们对集成电路的可靠性要求也越来越高。集成电路系统的测试是一个费时而艰巨的过程,必须综合考虑到测试的功能、性能等诸多问题,并能以较低的成本来实现较高质量的测试,因此对超大规模集成电路的测试研究已成为IC设计中不可缺少的一部分。而可测试性设计(DFT)就是通过增加辅助电路来降低电路的测试难度、从而降低其测试成本的一种测试。文章针对一款非接触式射频卡电路,分析了其工作原理和模块组成,研究了其测试电路,通过对输出端口信息的测试,可以清楚地知道内部各模块的功能与性能,达到了验证电路可靠性的目的。     

基于改进型SAT求解器算法的组合电路等价性检查研究

随着工艺节点的缩小,集成电路规模的增加,集成电路设计过程中逻辑等价性检查在确保设计功能正确性方面起着重要作用。文章研究了组合电路逻辑等价性检查技术,针对该领域常用的DPLL和CDCL算法存在的问题,提出了一种基于蒙特卡洛树搜索的改进算法。通过对ISCAS85测试集的一个子集的实验,证实该算法对CDCL算法有一定的改进,应用于组合电路等价性检查的平均运行时间减少了20%。     

微机化TTL数字集成电路功能测试仪

随着微电子技术的发展,数字集成电路的应用越来越广泛.一般科研机构、院校实验室、工厂和生产单位在使用中经常需要检测集成电路的好坏,而且关键是判断芯片逻辑功能是否损坏,而不是电特性参数.由于TTL数字集成电路种类繁多,因此,如何准确、快速、方便地测出各种芯片逻辑功能的好坏就成了急需解决的问题.国内曾有人介绍过配备微型计算机的测试系统,也有借助单板机配接一些接口电路来进行测     

用单片机制作数字电路测试仪

<正> 集成电路的测试是一件经常性的工作,在一批电路里,电路是好是坏从表面上是看不出来的。如用简单办法,给电路加电源用万用表测,则是一件非常麻烦的事,因为一块电路有好多脚,要按照真值表一拍拍地测,是一件困难的事。对一般用户而言,数字电路只需进行功能测试,也就是只要判别其逻辑功能是否符合真值表即可。下面介绍一种数字集成电路功能测试仪的制作方法。     

基于FPGA的集成电路测试系统设计探讨

随着集成电路的功能以及各种参数的大量增加,要想保证电路的可靠性,就必须重视集成电路的测试功能,在传统的测试过程中,对集成电路的测试是依靠有经验的测试人员使用信号发生器、万用表和示波器等仪器来进行测试的.这种测试方法测试效率低,无法实现大规模大批量的测试.为此,本文分析了基于FPGA集成电路测试系统的优越性,并选取某集成电路的老化测试系统设计为例进行重点探讨.     

万用表逻辑电平测试电路常见故障与排除

近年来逐渐流行的DT970型数字万用表,其中增设了逻辑测试电路,因而具有测量TTL或CMOS集成电路逻辑电平的新颖功能,可代替一支逻辑测试笔,测量低电平时还伴有蜂鸣声,做到一表多用。DT970型万用表的逻辑电平测试原理     

GH3123A集成电路自动测试仪性能简介

GH3123A型集成电路自动测试仪(以下简称测试仪),适用于24脚以内中、小规模数字集成电路逻辑功能与直流参数的测试。测试对象为TTL、CMOS、HCMOS、HTL系列器件,包括各类门电路、组合电路、时序电路(触发器,计数器,移位寄存器)及MOS开关等。测试仪采用微处理器控制,2000多种器件的测试程序,固化在机内EPROM中,只要输入被测件(DUT)的型号就可自动完成测试并自动判断DUT是否合格。测试结果采用CRT显示并伴有声音提示,可连接标准打印机打印输出。测试仪采用变电源测试逻辑功能,测试严格。精确的微电流测试,完全满足CMOS电路的测试要求。测试仪具有管脚接触判断功能,能自动判断接触不良的管脚号并中止测试。测试仪软件功能齐全,具备多种测量模式可供用户选择,测试操作简单,可靠耐用,性价比极高,是工厂、部队、院校和科研单位用于测试数字集成电路先进的检测工具。该测试仪具有如下特点:     

汉字识别专用集成电路测试方法研究

本文扼要阐述了汉字识别专用集成电路THGA3640的原理和功能。通过分析该电路的逻辑功能,给出测试此类电路的故障模型、测试算法和测试方案,提出了算法测试反写响应法的测试方法AUTRWM(Algorithms Used forTesting and Rewriting Method)。作者应用这种方法得到了一套可信的测试码和比较可信的预期输出测试集和测试图案。通过对该电路大量芯片测试,表明效果较好。     

FPGA电路动态老化技术研究

近年来,随着FPGA电路在军工和航天领域的广泛应用,用户对FPGA电路的可靠性要求也越来越高。在集成电路的可靠性评估试验中,动态老化试验是最重要的试验之一,FPGA动态老化技术的实现可以提高FPGA电路的可靠性。文章通过研究FPGA电路内部结构和功能模块,讨论FPGA电路加载配置过程的原理和流程,通过对动态老化和静态老化的对比试验和结果分析,研究出FPGA电路动态老化试验方法,并在工程实践中得到了成功实现和应用。     

一种精确测量AC-DC电源管理类芯片的方法

对于AC-DC电路测试,圆片测试(CP)一般采用开环测试的方法,测试项目较少,从而使CP的测试时间大大减少,提高了测试效率以及测试产能。CP测试的目的是测试基准电压以及输出波形等参数,并对相应参数进行工艺上的修调,使得这些参数达到中心值,保证芯片基本功能的准确;但CP测试并不是应用环境下的芯片状态,所以当AC-DC电路进行成品测试(FT)的时候,通过模拟芯片的应用环境来测试芯片在应用端的参数,从而确保芯片在工作环境中能正常应用,达到检测芯片的目的。主要介绍了AC-DC电路在闭环应用环境下各项参数的测试方法,确保电路功能的稳定性以及可靠性。     

一种用于半桥功率IC的新型高压电平位移电路

In order to reduce the chip area and improve the reliability of HVICs,a new high-voltage level-shifting circuit with an integrated low-voltage power supply,two PMOS active resistors and a current mirror is proposed.The integrated low-voltage power supply not only provides energy for the level-shifting circuit and the logic circuit,but also provides voltage signals for the gates and sources of the PMOS active resistors to ensure that they are normally-on.The normally-on PMOS transistors do not,therefore,need to be fabricated in the depletion process.The current mirror ensures that the level-shifting circuit has a constant current,which can reduce the process error of the high-voltage devices of the circuit.Moreover,an improved RS trigger is also proposed to improve the reliability of the circuit.The proposed level-shifting circuit is analyzed and confirmed by simulation with MEDICI,and the simulation results show that the function is achieved well.     

浅析微电子电路的校准技术和自动测试

随着社会的不断进步,无论是工厂的大型电器设备还是日常生活的家用电器都会使用到微电子电路技术,微电子电路是一种以多种半导体器件为基础的高新电子技术集成电路,其具有体积小、重量轻、可靠性高、工作速度快等多种特点。为了确保具有微电子电路的电器的质量,我们必须对其进行严格检测,从而达到对其进行质控的目标。为了确保电器设备中微电子电路的安全可靠性,本文主要针对微电子电路的校准技术和自动测试技术进行了研究,全文分为五个部分：第一部分引言对微电子电路进行了介绍;第二部分分析了微电子电路研究的重要性;第三部分介绍了微电子电路的检测方法;第四部分对探索了微电子电路的测试和校准的具体方法;第五部分对全文进行了总结。同时笔者也希望通过此次研究能够更好的推动我国微电子电器设备的发展,促进我国微电子技术的进步。     

Transient power supply current monitoring—A new test method for CMOS VLSI circuits

We present a new method for testing digital CMOS integrated circuits. The new method is based on the following premise: monitor the switching behavior of a circuit as opposed to the output logic state. We use the transient power supply current as a window of observability into the circuit switching behavior. A method for isolating normal switching transients from those which result from defects is introduced. The feasibility of this new testing approach is investigated by conducting several experiments involving the design of integrated circuits with built-in defects, fabrication, and physical testing. The results of these experiments show this new test method to be a promising one for detecting defects that can escape stuck-at testing andI _DDQ testing.     

The impact of PMOST bias-temperature degradation on logic circuit reliability performance

This work investigated the impact of pMOST bias-temperature (BT) degradation on logic product's speed (F_max) and minimum allowed operating voltage (V_ccmin). BT degradation occurs during the product Burn-In and under the normal circuit operation. The interaction of device degradation and circuit performance is explained. Fluorine implants after poly etch and before hard-mask removal are utilized to separate out the BT instability effects from other reliability degradations. Physical mechanism and degradation models are proposed to explain the interaction of fluorine with device and circuit reliability. Process optimization, such as fluorine implant, can be used to reduce the pMOST BT impact on circuit degradation. Reliability guardband in F_max and V_ccmin is recommended, as part of the production testing to ensure reliable logic product performance and functionality during the product's lifetime. A guardband methodology is also discussed in the paper.     

Low-power scan design using first-level supply gating

Reduction in test power is important to improve battery lifetime in portable electronic devices employing periodic self-test, to increase reliability of testing, and to reduce test cost. In scan-based testing, a significant fraction of total test power is dissipated in the combinational block. In this paper, we present a novel circuit technique to virtually eliminate test power dissipation in combinational logic by masking signal transitions at the logic inputs during scan shifting. We implement the masking effect by inserting an extra supply gating transistor in the supply to ground path for the first-level gates at the outputs of the scan flip-flops. The supply gating transistor is turned off in the scan-in mode, essentially gating the supply. Adding an extra transistor in only one logic level renders significant advantages with respect to area, delay, and power overhead compared to existing methods, which use gating logic at the output of scan flip-flops. Moreover, the proposed gating technique allows a reduction in leakage power by input vector control during scan shifting. Simulation results on ISCAS89 benchmarks show an average improvement of 62% in area overhead, 101% in power overhead (in normal mode), and 94% in delay overhead, compared to the lowest cost existing method.     

汽车尾灯模拟控制电路设计

随着交通事故量的逐步增加,汽车尾灯控制电路的安全性、可靠性越来越重要。文中通过数字逻辑设计的基本方,法采用6个LED发光二级管,9块集成电路芯片,2个电容和若干电阻,制作了一个汽车尾灯模拟控制电路。实验证明,该系统完全能实现正常运行、左转、右转、临时刹车等4种常用的汽车尾灯状态,且制作简单、成本低廉、节能可靠、有较高实用价值。