单输出组合网络的TLU FPGA的逻辑映射

基于真值表结构的ＦＰＧＡ，即ＴＬＵＦＰＧＡ是一种颇具代表性的ＦＰＧＡ结构。在本文中作者针对单输出组合网络，提出并实现了对面积和延迟进行折衷考虑的ＴＬＵＦＰＧＡ的逻辑映射算法，它综合了面积驱动的Ｃｈｏｒｒｌｅ－ｃｒｆ及延迟驱动的Ｃｈｏｒｔｌｅ－ｄ的的优点。     

FPGA中的微程序设计

基于查表的商用ＦＰＧＡ是当前进行快速系统原型设计最流行的ＡＳＩＣ手段，文中根据ＸＩＬＩＮＸ的ＦＰＧＡ产品具有片上ＲＯＭ的特性，提出了在其内部实现微程序控制和管理复杂逻辑电路的新思想，并且在实际应用中取得满意的效果。文中还详细描述了在ＦＰＧＡ内部编写微程序的方法和编址技巧，给出了用ＦＰＧＡ实现一个典型的微程序控制器的电路模板，并总结了其应用特点和局限性。     

利用FPGA实现DDS专用集成电路

最近几年，现场可编程门阵列（ＦＰＧＡ）技术得到了迅速的发展和广泛的应用。利用ＦＰＧＡ，不仅可实现一般数字逻辑电路的集成，而且在实现各种专用集成电路（ＡＳＩＣ）方面也开始引起人们的重视。作者在利用ＦＰＧＡ实现直接数字合成（ＤＤＳ）专用电路方面取得了一些进展。通过这些进展的介绍，可使人们对ＦＰＧＡ应用的一个发展趋势有所了解。     

几个FPGA逻辑设计问题的浅析

ＦＰＧＡ技术在数字系统中得到越来越广泛的应用，考虑到ＦＰＧＡ的特点，基于ＦＰＧＡ技术的逻辑设计存在一些特殊性。本文以ＸＣ３０００系列ＦＰＧＡ芯片的为例，较详细地阐述了有洋ＦＰＧＡ逻辑设计的几个问题。     

FPGA的测试

随着ＦＰＧＡ的发展,测试ＦＰＧＡ的技术也得到了相应的发展,出现了不少有关ＦＰＧＡ的测试方面的文献,有些讨论逻辑资源的测试,也有一些讨论连续资源测试。     

基于FPGA设计方法的研究及其在ABC95阵列机中的实践

ＦＰＧＡ是目前在数字系统设计中普遍使用的技术。由于ＦＰＧＡ芯片的容量和管脚数的比例往往与具体的设计实体之间存在较大差异。设计的实现效率因此而受到较大影响。为了解这一问题,提出了一种汇集的方法,并在ＡＢＣ９５阵列机的向量处理部件ＰＥ的实现中得到了应用和验证,获得了较好的性能价格比。     

FPGA的配置

讨论了ＸＩＬＩＮＸ公司的ＣＸ３０００系列ＦＰＧＡ芯片的各种配置方式，并着重介绍单个ＦＰＧＡ及菊花链结构的多个ＦＰＧＡ的最实用的主串及从串方式。     

基于FPGA的遗传算法的实现

遗传算法是基于自然选择法则的一种鲁棒并行计算方法,它可广泛应用于各类分布式与集中式的工业优化控制过程中。遗传算法本质的并行性及其操作的简单性使其非常适合用现场可编程逻辑器ＦＰＧＡ实现。提出了一种基于ＦＰＧＡ的遗传算法的硬件系统,实现了高效并行计算平台。     

象素填充的算法及实现

主要介绍了ＣＩＧ象素处理中象素填充的算法及其ＦＰＧＡ实现技术。     

科技动态

ＮＩ推出ＬａｂＶＩＥＷＦＰＧＡ预展系统　　 2 0 0 2年 11月 19日 ,ＮａｔｉｏｎａｌＩｎｓｔｒｕ ｍｅｎｔｓ宣布推出ＬａｂＶＩＥＷＦＰＧＡ预展系统。这是一套集成开发系统 ,它将广泛应用的图形化编程语言ＮＩＬａｂＶＩＥＷ功能扩展到了现场可编程门阵列 (ＦＰＧＡｓ)中。负责测量和控制的工程师们现在可以用ＬａｂＶＩＥＷ开发自己的应用程序并将其运行于ＮＩ基于ＦＰＧＡ的可编程Ｉ Ｏ硬件上。“ＬａｂＶＩＥＷＦＰＧＡ预展系统为测量和控制应用带来了前所未有的计时、控制和同步功能 ,”ＮＩ产品策略副总裁ＲａｙＡｌｍｇｒｅｎ先…     

一种FPGA配置新方法在阻抗成像系统中的应用

针对在单片机或嵌入式系统中通过串口或IO口配置FPGA速度较慢的问题,提出了一种利用SPI接口实现FPGA配置的新方法。该方法提高了FPGA的配置速度,并成功地应用到了阻抗成像系统中。详细介绍了利用LPC2210的SPI接口配置FPGA的方法。     

雷达数字脉压在FPGA上的研究与实现

采用FPGA技术实现雷达数字脉压,克服了DSP处理速度有限、实时性差的问题。本文以自行研制的雷达信号处理PCI卡为平台,详细介绍了数字脉压在FPGA芯片上实现的原理和过程,对脉压中的匹配滤波器进行了优化设计,解决了FP-GA资源相对有限的问题。最后说明了利用FPGA进行数字脉压的优势,为雷达数字脉压的工程实现提出了一条新思路。     

基于FPGA的卡尔曼滤波器的设计与实现

采用 FPGA 硬件实现卡尔曼滤波器,解决了采用 DSP 软件方法实现存在的并行性和速度问题。以基于 FPGA 的数据采集系统为硬件平台,根据模块化设计思想,采用 VHDL 编程实现ADS8364芯片控制模块,利用 FPGA 的系统级设计工具 DSP Builder 设计卡尔曼滤波器模块,给出模块的软件仿真结果并完成整个系统的硬件验证。结果证明了设计的正确性,同时表明采用 DSP Builder使卡尔曼滤波器的 FPGA 硬件实现更加简单,速度更快。     

基于BIST的FPGA测试方法研究

文章讨论了利用内建自测试结构对FPGA内部可编程逻辑资源进行测试的方法。以基于SRAM结构的FP-GA为例,分析了一种查找表内建自测试方案在实际应用中存在的问题,并提出了一种改进测试方法,解决了综合过程中存在的不匹配问题。同时,还消除了由地址叠加造成的波形错位和周期错误,并在XC3S400芯片上完成了测试。     

Neural network training based on FPGA with floating point number format and it��s performance

In this paper, two-layered feed forward artificial neural network’s (ANN) training by back propagation and its implementation on FPGA (field programmable gate array) using floating point number format with different bit lengths are remarked based on EX-OR problem. In the study, being suitable with the parallel data-processing specification on ANN’s nature, it is especially ensured to realize ANN training operations parallel over FPGA. On the training, Virtex2vp30 chip of Xilinx FPGA family is used. The network created on FPGA is coded by using VHDL. By comparing the results to available literature, the technique developed here proved to consume less space for the subjected ANN training which has the same structure and bit length, it is shown to have better performance.     

FPGA的多路数据并行录取和时序资源优化

PCIe总线在雷达系统中应用日益广泛,但FPGA内部集成的PCIe硬核数量有限,难以满足雷达并行录取多种数据的需求.为此,本文提出了一种改进的PCIe DMA数据传输方法,利用Xilinx FPGA集成的单个PCIe硬核实现了多路数据在高速传输情况下的并行录取.针对实现过程中遇到的时序问题,提出了采用多级FIFO级联方法进行时序优化.依据Xilinx FPGA的时钟网络特点,对时钟资源进行优化,便于日后系统的扩展和升级.     

NiosⅡ的LED显示屏控制器设计

基于μC／OS-Ⅱ实时操作系统实现多任务管理运行模式,采用NiosⅡ32位处理器作为LED显示屏控制系统的核心,控制单屏幕多窗口任意显示。整个控制系统在一片FPGA上实现,使用SOPC Builder软件定制集成IP核,通过外扩存储设备实现数据的海量存储,解决了FPGA内部资源相对不足的问题。同时,合理组织数据存储方式,降低了数据处理和控制系统的复杂度。     

基于ARM-FPGA的NURBS插补嵌入式平台研究

针对非均匀有理B样条(Non-Uniform Rational B-Spline,NURBS)曲线高速高精加工过程中计算负载高的问题,提出基于ARM-FPGA嵌入式技术的NURBS曲线插补硬件平台,对硬件平台结构进行了设计,利用读写下降沿同步信号解决ARM与FPGA跨时钟域总线传输问题,自主开发了ARM-FPGA嵌入式硬件平台。该平台结构具有小型化、智能化特点,在硬件平台上经实际测试表明,ARM与FPGA之间数据传输稳定可靠,能有效降低单一处理器的计算负载。     

FPGA测试技术研究

随着FPGA的规模和复杂性的增加,测试显得尤为重要。FPGA测试对技术人员极具挑战性。首先介绍了SRAM型FPGA的结构概况,总结出FPGA的测试方法并应用于FPGA电路的实际测试,对FPGA测试技术进行了有益的探索。     

采用FPGA的LCD转VGA控制器的设计

针对采用视频D/A处理器将LCD转VGA时出现的带宽不够,VGA显示器屏闪的问题,给出了一种采用FPGA结合视频D/A的显示控制器实现方法.该方法将处理器送出来的LCD视频数据放在SRAM中缓存,再按VGA的规格要求将数据读出并送至D/A转换成VGA格式的视频输出,整个处理流程由FPGA来控制,有效地解决了显示输出占用...