基于FPGA的税控算法加密卡设计与实现

针对税控领域中发票数据的防伪问题,设计了一种基于FPGA的税控算法加密卡。该加密卡以FPGA为控制核心,通过嵌入式PCI-IP核实现了PCI总线的接口逻辑,并利用状态机控制税控密码算法芯片高效运行,另外,设计的DMA控制器实现了数据的快速传输。通过仿真验证,该设备应用于税控行业,可保证发票数据的正确加密和可靠存储。     

基于FPGA的PCI硬件加解密卡设计

提出一种基于FPGA的PCI硬件加解密卡的设计方案,用硬件加解密取代了传统的软件加解密,将加解密模块和PCI接口模块集成在一个FPGA芯片内实现.分析了PCI加解密卡的软硬件的结构和原理,详细介绍了DESX加解密算法的原理、步骤和硬件实现、PCI接口模块的IP核设计以及USB接口模块的电路连接.系统硬件以FPGA为核心,使用Quartus Ⅱ 7.2软件和VHDL语言设计,软件由DriverStudio 2.7和Visual C++6.0设计.采用192位密钥的DESX分组对称加解密算法来取代64位DES算法,密文和密钥在专用硬件中存储,计算机内只有明文,有效防止黑客攻击,保护数据安全.设计采用逻辑综合式取代时钟驱动级联式来实现DESX算法,使加密一组数据的时间由16个周期缩短为1个周期.     

VoIP系统中加密算法的应用研究

针对目前语音信息加密不足的现状,在VoIP终端设备中设计并实现了基于FPGA的AES算法的加解密模块。首先介绍了具有加解密能力的VoIP系统的总体实现结构;其次重点介绍了加密算法各个子模块的实现方法,并通过硬件描述语言在FPGA芯片内部加以实现;最后,通过编写Testbench文件对PCI的部分功能和加解密进行了仿真测试。仿真结果表明,该系统成功实现了数据传输接口和语音的快速加解密功能,为数据的快速安全实时传输提供了可靠保证。加解密算法的实现占用的FPGA资源少,速度快,吞吐率高,性能稳定。     

基于FPGA和EPP的芯片测试电路设计

提出了一种基于FPGA和EPP并口的模数转换器芯片测试电路设计。通过FPGA实现了对待测试芯片的数据读出和控制,并将数据进行相关处理,再通过EPP并口模块与计算机系统连接,实现了待测试芯片与计算机的双向通信,其通信速率达到1.2MB/s。在介绍芯片测试电路各个模块电路的基础上,详细讲述了测试芯片所集成的2种模数转换器电路、信号处理电路以及EPP并口的功能及实现原理。本设计已经应用于实际的芯片测试系统中,其性能良好,工作稳定,达到了预期的设计目标。     

AES密码算法的FPGA实现与仿真

通过对高级加密标准AES算法进行描述,给出了基于FPGA设计的具体设计流程和方法。采用多轮加密过程共用一个轮运算的顺序结构。由于文中的加密模块与解密模块采用相关且不同的初始密钥和不同的密钥扩展模块,结果加强了通信的安全性。采用16位并行总线数据结构,利用16位输入128输出的 FIFO 数据缓存器对输入数据进行缓存,从而完成数据的加解密。最后通过 ISE 13.1仿真验证了该算法设计的正确性。     

基于FPGA的高斯白噪声发生器设计

高斯白噪声发生器用于雷达系统和通信信道的测试,采用现场可编程门阵列（FPGA）实现噪声发生器的设计,在Altera公司的QuartusⅡ软件环境下,进行模块化设计方案,将FPGA实现的功能分为m序列产生模块、FIR数字滤波器模块、DDS模块和合成模块四个主要功能性模块,详细分析了m序列发生算法、FIR滤波算法和DDS算法。应用VHDL语言实现模块功能性设计。该系统采用CycloneⅡ芯片EP2C8N,输出噪声带宽可调,计算量小,可重复性好。     

基于FPGA的IC卡通信接口设计

IC卡又称智能卡,是用于个人识别信息及用户与系统之间数据管理的集成电路芯片模块。依据通信机具体的通信协议,在基于FPGA技术和VHDL语言的基础上,运用了QuartusⅡ工具,将工程模块化设计,实现了外界与IC卡的通信。最后附上了IC卡的开机自检指令响应,验证了设计的正确性。文中涉及数据传输的串并/并串转换、先进先出堆栈（FIFO）、数据的异步半双工传输以及状态机原理,对EDA设计具有一定的实用价值。     

基于神经网络算法的组合序列密码芯片

序列密码一直是密码学中最重要的加密方式之一.现提出基于神经网络算法的序列密码加密芯片设计,在保留原序列良好统计特性基础上,使输出序列的周期性和线性复杂性均有增加.利用FPGA技术进行序列密码芯片电路设计,灵活运用现代电子设计方法实现了运算功能和时序分配.逻辑综合仿真结果验证了芯片电路的正确性.该研究结果有助于序列密码算法在信息安全及现代保密通信设备中的应用.     

CCPRH数位加解密模块及其应用

文章设计并定义了一种特别的加、解密方法(CcPRM),该方法以可录介质ID为依据,通过页存储模块内数据的移位实现了数据的加、解密过程;此方法采用FPGA芯片实现,具有高速,高保密特点;该模块植入SD卡后,储存卡实现了存储资料的加密保护,具有高速,高保密特点.     

CCPRM数位加解密模块及其应用

文章设计并定义了一种特别的加、解密方法(CcPRM),该方法以可录介质ID为依据,通过页存储模块内数据的移位实现了数据的加、解密过程;此方法采用FPGA芯片实现,具有高速,高保密特点;该模块植入SD卡后,储存卡实现了存储资料的加密保护,具有高速,高保密特点.     

基于高速光纤和PCI-E实时红外图像采集传输研究

设计了一种基于FPGA的图像采集卡,集合了目前流行的高速光纤技术和PCI Express总线,并运用分层的Aurora协议和PCI Express协议实现光纤和PCI-E总线上数据的管理。在FPGA算法设计中,提出＂预转换＂策略和＂双阈值＂策略来管理和优化跨越高速光纤模块和PCI Express模块的高速数据传输过程。在实验中,数据传输达到了预期的高速实时传输的目标。     

基于CH368芯片的PCIE总线控制卡设计

基于CH368芯片设计了PCI Express总线接口电路,将串行传输模式转换为相对简易的并行传输模式.通过动态链接库编译和上位机软件设计,为使用CH368控制PCI Express总线提供了底层技术支持.控制卡有多通道输入及输出,可以满足数字信号、模拟信号的传输检测.     

基于PCI局部总线的1553B总线接口卡设计

根据1553B数据总线协议及其接口技术要求,设计了一种基于PCI局部总线的1553B总线接口卡。系统使用PLX公司的PCI9052和DDC公司的1553B协议芯片BU-61580,通过FPGA芯片EP1C12B进行PCI协议和1553B协议的转换,使用DSP控制器TMS320F2812作为下位机的主控单元,并编制了接口卡驱动程序,实现了1553B总线和PCI总线的转换。     

基于CPCI和光纤接口的数据采集卡设计与实现

设计了一套基于CPCI总线,PCI9054桥接芯片和可编程逻辑器件（FPGA）的高速数据采集卡。FPGA作为本地主控芯片,根据工控机经PCI9054转发的采集命令,通过光纤接口实现与雷达接收机的通信。采用高速RAM缓存数据,采集的接收机测试数据的分析结果可在工控机上显示,从而实现了对雷达接收机性能的快速测试。该采集卡具有较强的通用性和可扩展性,详细介绍了高速数据采集卡的组成和工作原理、硬件设计。     

基于PCI总线的1553B总线接口电路的设计与实现

本文介绍了PCI总线和MIL-STD-1553B总线转换的实现方法。该设计使用PLX公司的PCI9052和DDC公司的1553B协议芯片BU-61580,通过ALTERA公司的FPGA芯片EP1K100进行PCI协议和1553B协议的转换。使用Visual C 完成对PCI的读写操作,进而控制61580芯片实现1553B总线的数据传输。最后成功实现了用计算机通过PCI卡完成1553B总线控制器(BC端)的功能,并通过了系统测试。     

基于PCI Express总线的SAR回波数据实时记录系统

介绍了一种SAR回波数据的实时记录系统.此系统以普通PC机为开发平台,在其上集成了基于PCI Express(以下简称PCIE)总线的数据传输卡和SCsI RAID控制卡,二者共同控制数据的传输,由多块SCSI硬盘构成的磁盘阵列作为存储设备.PCIE数据传输卡采用PLX公司的专用接口芯片PEX8311来实现PCIE总线的接口逻辑.利用PCIE数据传输卡上两片FIFO数据缓冲区的乒乓切换和PC机内存共享缓冲区的环行存储技术保证了数据的连续接收.SCSI RAID卡基于64 bit,133 MHz的PCI-X总线,控制SCSI硬盘阵列的读写.此系统的稳定记录速度可达到100 Mbyte/s,目前已成功用于某SAR系统的测试中.     

基于Virtex5的PCI—Express总线接口设计

PCI Express技术已成为PC桌面电脑和图形设备的标准互联总线,占据着主要市场。它作为第三代I/O总线互联技术开始取代PCI,PCI-X技术,成为最主要的高速互联技术,其已应用在服务器、移动设备、工作站、网络设备、通信设备、工业控制设备、图形设备等领域。通过分析PCI Express协议原理和Virtex5 Lxt PCIE Endpoint block硬核模块结构功能,设计基于Virtex5 lx50t硬件板卡,实现了PCI Express的数据传输。     

基于FPGA的LVDS高速数据通信卡设计

基于FPGA、PCI9054、SDRAM和DDS设计了用于某遥测信号模拟源的专用板卡。PCI9054实现与上位机的数据交互,FPGA实现PCI本地接口转换、数据接收发送控制及DDS芯片的配置。通过WDM驱动程序设计及MFC交互界面设计,最终实现了10~200 Mbit·s^-1的LVDS数据接收及10~50 Mbit·s^-1任意速率的LVDS数据发送。     

一种SoC芯片中PCIe接口的FPGA平台验证

PCI Express(PCIe)作为第三代高性能IO总线标准,以其高速率、低功耗、双通道、传输可靠等多方面的优势,被广泛应用在嵌入式领域,作为高速系统I/O总线,其功能和性能必然成为影响整个嵌入式系统成败的关键,因此,在嵌入式系统的设计及验证中,如何对PCIe接口进行充分、完备并且有效的验证显得至关重要.文章结合一种SoC芯片中的PCIe接口FPGA验证,进行PCIe协议及功能分析,搭建了FPGA验证平台,策划验证项,完成对PCIe接口的FPGA平台验证,有效的提高了验证效率,加快了芯片的开发速度.