基于PowerPC的SoC软硬件协同验证平台

构建了基于PowerPC405处理器的SoC软硬件协同验证平台.该平台使用层次化的设计方法,在统一平台架构下支持RTL和TLM两种不同抽象层次的虚拟原型仿真,兼顾了仿真精度和速度的要求.平台中提供了完整的开发工具和基础架构,支持以C语言测试程序作为输入的验证流程自动化,可有效地提高验证效率.     

基于混合建模的 SoC软硬件协同验证平台研究

针对SoC片上系统的验证,提出新的验证平台,实现SoC软硬件协同验证方法。首先介绍SoC软硬件协同验证的必要性,并在此基础上提出用多抽象层次模型混合建模（Co-Modeling）的方法构建出验证平台。然后,阐述了此验证平台的优点,如验证环境统一、仿真速度快等,接下来介绍了验证平台架构及关键部分的具体实现。最后以一个实例说明此验证平台的可用性。此验证平台适于实现SoC软硬件协同验证,降低了SoC的验证难度。     

软硬件协同验证系统平台间通讯设计

软硬件协同设计是软件、硬件的并行设计,包括系统描述、软硬件划分、设计实现和软硬件协同验证等几个阶段[1]。软硬件协同验证同时验证软件和硬件,使用处理器仿真器进行协同验证是其中一种重要的方法。一个能够对片上系统(SOC)设计进行全面快速验证的测试系统将会大大提高协同设计的效率[2]。测试系统中不同平台之间数据和信号的发送与接收是系统中必不可少的组成部分。该文介绍了测试系统平台间通讯方式和通讯协议的设计与实现。     

SoC软硬件协同验证技术的应用研究

介绍了软硬件协同验证的原理,给出了笔者在实际SoC开发中采用的四种软硬件协同验证方案。根据软硬件协同仿真原理提出CFM方案。对几种方案进行比较,并提出在实际SoC设计中选取软硬件协同验证方案的建议。     

面向专用指令集处理器设计的软硬件协同验证

为提高专用指令集处理器设计中的验证效率和覆盖率,将专用指令集处理器的寄存器传输级设计验证与汇编器、指令集模拟器等软件开发工具的测试相结合,提出一种软硬件协同验证方法。该方法按照覆盖率要求由软件自动产生测试程序和数据,将利用汇编器产生的机器指令输入到指令集模拟器和硬件仿真工具分别进行软硬件仿真,通过软硬件仿真结果自动比对得出联合验证结果。实践证明,该方法能够有效提高验证效率和覆盖率,缩短验证周期。     

SoC芯片FPGA原型的软硬件协同验证

在IC设计中,验证占据着举足轻重的地位.为了达到高效率、高可靠性的验证结果,保证芯片在流片的成功率,引入了FPGA原型验证技术.本文以一款低功耗报警器SoC为对象,首先简单介绍了低功耗报警器SoC芯片的系统架构,然后详细说明了报警器SoC芯片FPGA原型验证的具体实现.利用软硬件协同验证方法,验证了报警器SoC芯片模块的功能以及系统验证.     

一种高效Cable Modem SOC软硬件协同验证平台

通过对基于龙芯一号CPU的双向有线调制解调器SOC的研究,利用软件仿真和硬件模拟相结合的方法,设计了一种软硬件协同验证平台TWCNP,可分别对EuroDOCSIS协议栈、EuroDOCSIS协议处理器、整个双向有线网络SOC等软硬件进行验证,并实现了验证和设计的统一.为了提高TWCNP的验证时效性,提出了一种基于TWCNP-OS的软硬件协同验证方法,缩短了开发周期,保证了SOC设计的可靠性.     

嵌入式系统软硬件协同模拟验证环境设计与实现

介绍了一个嵌入式系统软硬件协同模拟验证环境,该环境以指令集模拟器和事件驱动硬件模拟器为基本框架,并由总线调度模型和总线界面模型提供软硬件模拟交互界面。重点讨论该环境中软硬件模拟器之间的接口设计与实现方法,最后给出一个嵌入式系统协同验证的应用实例。     

基于RTOS的软硬件协同验证方法

根据处理器芯片的特点,提出了一种基于RTOS的软硬件协同验证方法,该方法在RTOS的基础上建立了一个可移植的协同验证环境,在处理器芯片设计阶段,通过建立一个与芯片相近的硬件平台,在其上利用协同验证环境先验证软件设计的正确性,然后把这些正确的软件放入由处理器芯片构成的协同验证环境中验证设计的芯片。采用这种方法,不仅可以验证处理器芯片设计的正确性,减少错误存在的可能性,而且缩短了芯片验证的时间。     

星载计算机软硬件协同验证技术的研究

在星载计算机LYRA的设计和验证过程中,采用System Verilog的DPI建立了完整的、低成本的、高效的SOC系统软硬件协同验证的系统仿真平台;利用这种技术使得可以在实际硬件可用前进行C/C++代码的开发和测试,同时又可以利用真实的软件对硬件进行验证;在早期软硬件可以公用测试平台进行并行开发,不仅大大减少软硬件开发的重复工作,加快了验证速度,还能对软硬件之间的边角情况进行完整的验证;验证方法已经成功的应用于星载计算机LYRA的开发中,取得了良好的效果。     

基于SystemC的SoC行为级软硬件协同设计

针对目前SoC设计中存在的软硬件协同验证的时间瓶颈问题，提出了一种使用系统建模语言SystemC对SoC进行总线周期精确行为级建模的方法，采用该方法构建SoC芯片总线周期精确行为级模型进行前期验证。该模型基于32位RISC构建，并可配置其它硬件模块。实验结果表明：模型完全仿真实际硬件电路，所有的接口信号在系统时钟的任一时刻被监测和分析，很大程度地提高了仿真速度，并且可以在前期作系统的软硬件协同仿真和验证，有效地缩短了目前SoC芯片设计中在RTL级作软硬件协同仿真验证时的时间开销。     

嵌入式系统芯片的软硬件协同仿真环境设计

针对嵌入式系统芯片SoC开发验证阶段的需求,介绍了一种通用的SoC软硬件协同仿真平台。软件仿真由C／C＋＋和汇编语言编写,硬件仿真基于VMM验证方法学所搭建,SoC设计代码由RTL代码编写而成。将SoC设计代码中的ARM由DSM模型替代,通过VCS编译器将软硬件协同起来进行信息交互,实现一种速度快、真实性高、调试方便的...     

SoC设计中支持软硬件划分的虚拟微处理器

在SoC系统软硬件协同没计过程中,采用WISHBONE总线协议标准来构造虚部件级SoC系统,将经过软硬件划分后的软件和硬件在虚部件级进行协同仿真,再进行实部件级的综合。提出了一种基于ARMSim仿真内核的虚部件级微处理器(虚拟微处理器)的模型构造方法,可以简化SoC系统的设计。     

SoC设计中支持软硬件划分的虚部件库设计

在传统的软硬件协同设计中,硬件采用的是RTL描述(用硬件设计语言HDL描述),而软件通常采用C或者C 语言进行描述,这种语言描述的不一致会加大协同验证仿真的难度,从而导致系统设计过程的反复。文章提出了一种基于WISHBONE总线协议标准的用SystemC语言描述的虚部件库设计与管理方法,可以降低SoC系统设计的复杂度,从而加快SoC系统设计的过程。     

一种基于SoC平台设计的AVS解码器软硬件分区结构

视频解码芯片的结构因硬件强大的处理能力和软件灵活的可编程功能从硬件转向软硬件分区结构。该文针对AVS标准的算法和解码实现复杂程度,根据软硬件协同设计思想提出了一种结构划分合理的AVS高清视频解码器软硬件分区结构。根据AVS算法的特点该结构将宏块层以上部分的元素解析划归到软件解码中,将宏块层解码划为硬件处理。经验证,该结构设计可实现AVS高清码流解码,并在C语言编写的硬件平台仿真程序中得以实现。     

一种基于层次平台SoC设计中的软硬件划分方法

软硬件划分是SoC设计中的一个关键问题,合理的划分结果对最终生成的芯片在成本、性能、可扩展性等方面有重要影响。提出了在基于层次平台的SoC设计中,采用遗传算法进行软硬件划分的方法,并通过实验验证了其在SoC设计中的可行性。     

基于ESL的MEPG-4解码SoC软硬件协同设计

随着SoC(System on Chip)系统设计复杂度的不断提高,设计前期在系统级别进行软硬件规划对SoC 性能的影响日趋增加,在复杂视频解码SoC 设计中迫切需要高效的性能分析和验证平台从架构层次上优化性能.将基于电子系统级设计(Electronic System Level , ESL)仿真方法在MPEG-4 视频解码SoC 软硬件协同设计中的应用,利用ARM SoC-Designer ESL 平台分析软件算法的瓶颈,实现软硬划分.通过SystemC 对硬件单元周期精确建模,最终实现了MEPG-4 解码软硬件协同仿真验证.实践证明利用ESL 进行系统设计不仅可以有效提高仿真速度而且设计的视频解码硬件能有效改善系统的性能.