左移逻辑线路的研究

通过分析、实验，讨论了移位逻辑实验的模拟移位脉冲等问题。     

扭环型计数器自启动设计的逻辑修改方案

为了克服目前在保持右移移位寄存器内部结构不变的基础上只求解第1位触发器的激励函数设计方法的局限性,分析了扭环形计数器工作时的状态转换过程,提出在不改变右移移位、取反循环移位的状态变化规律时可对任何一位触发器的激励函数进行逻辑修改的设计方案,给出了在次态函数卡诺图上进行激励函数最小化求解与检查无效状态所赋次态值及逻辑修改同步进行的自启动设计方法,简化了扭环形计数器的设计过程。     

32位桶式移位寄存器FPGA实现

桶式移位寄存器是CPU中常用的一个部件,在集成电路设计中通常用晶体管实现。随着FPGA的性能的提高和推广,许多用户开始用FPGA实现微处理器的功能,其中桶式移位寄存器的设计对系统的性能有较大的影响。本文提出了三种桶式32移位寄存器的设计和实现方法,给出了实现结果。     

一种新结构异步FIFO的ASIC设计

介绍了一种新结构异步FIFO(First In First Out)电路的实现方案,运用整体移位实现数据正确写入和输出,使用缓冲寄存器组存放移位产生的多余数据,适用于频率不成整数倍的异步时钟域之间的数据传输．利用串联的D触发器作为同步器,避免产生亚稳态,实现异步信号的同步．采用自顶向下、基于0．18μm标准单元库的半定制ASIC(Application Specific Integrated Circuit)流程对其进行设计：使用Verilog硬件描述语言,利用VCS及Modelsim进行时序和功能仿真、Synopsys DC完成逻辑综合、ApolloⅡ实现自动布局布线．将该方案与传统的异步FIFO实现方案进行比较,面积大约缩小一半,工作速度提高约三分之一．     

利用SSE2指令构造随机数生成器

异或移位随机数生成器是Marsaglia于2002年提出的周期为2k-1且适合32位CPU快速实现的随机数生成器,其中k为32,64,96,128等。近几年,通用CPU技术有了较大进展,例如单指令多数据技术和多级流水线等。文章利用第2代单指令多数据流扩展指令设计了一类基于128比特面向软件实现的随机数生成器。这类新的生成器与异或移位随机数生成器类似,但是它可以充分利用CPU的新特性。其反馈逻辑更适合流水线处理,速度较不使用SSE2指令约有2倍的提高,同时其输出序列的随机性与异或移位随机数生成器类似。     

利用SSE2指令构造随机数生成器

异或移位随机数生成器是Marsaglia于2002年提出的周期为2k-1且适合32位CPU快速实现的随机数生成器,其中k为32,64,96,128等。近几年,通用CPU技术有了较大进展,例如单指令多数据技术和多级流水线等。文章利用第2代单指令多数据流扩展指令设计了一类基于128比特面向软件实现的随机数生成器。这类新的生成器与异或移位随机数生成器类似,但是它可以充分利用CPU的新特性。其反馈逻辑更适合流水线处理,速度较不使用SSE2指令约有2倍的提高,同时其输出序列的随机性与异或移位随机数生成器类似。     

PLC实现顺序控制的编程方法

顺序控制在工业控制中是一种常见的控制。PLC实现顺序控制的主要任务就是用户程序的设计 ,本文以日本三菱F1系列小型可编程序控制器为例 ,讲述了用基本逻辑指令、移位寄存器、步进梯形指令三种编程方法。由于各厂家生产的PLC都有基本逻辑指令 ,因而用基本逻辑指令编程较为广泛 ,但一般程序较为烦琐、不易检查 ,本文的方法较为清晰、易于掌握。用移位寄存器对单一序列易于控制 ,对其它的控制较为困难。用步进梯形指令编程最为简单直观 ,但一些型号的PLC没有该指令 ,受到一定的限制。因此三种编程方法各有其特点 ,可根据控制对象具体情况来选择控制方法     

任意进制移位计数器研究与实现

针对移位计数器能否实现任意进制问题，探讨任意进制移位计数器实现的可行性，并 根据反馈信号与电路状态转换间特定关系，总结了任意进制移位计数器反馈序列构成规律，提出了任意进制移位计数器反馈序列算法求解反馈函数方法，系统地介绍了任意进制移位计数器的设计思路。     

VLSI测试中移相伪随机序列的设计

为了用较少的硬件和测试时间开销获得对被测电路较高的故障覆盖,提出了一种数字集成电路测试中多扫描链的配置方法。该方法基于最大周期的线性反馈移位寄存器LFSR生成的m序列的移位可加性,可使较短长度的LFSR驱动多个扫描链;为了减小LFSR生成序列的互相关性,利用LFSR与其对偶LFSR间的关系,提出了基于逻辑仿真的移相器的快速设计方法,实验结果验证了该方法的有效性,对VLSI的内测试和外测试皆适用。     

全状态移位型计数器

针对移位型计数器存在状态利用不足这一问题,提出了全状态移位计数器。从四位扭环移位计数器状态图中两个有效循环出发,分析了四位全状态移位计数器的设计。通过讨论拆环、链合形成具有移位转换规律的完全状态图,得到四位全状态移位计数器反馈函数卡诺图以及反馈函数表达式,并给出了任意位全状态移位计数器反馈函数一般表达式。     

一种新的模糊逻辑函数表示及化简方法

提出了一种新的模糊逻辑函数表示及化简方法——模糊Ｋ图法．首先给出了模糊逻辑函数的最小化析取范式，接着提出了模糊逻辑函数的Ｋ图（ＦＫ图）表示方法、模糊一致定理、ＦＫ图的蕴含图及覆盖分数．最后给出了模糊逻辑函数的ＦＫ图化简算法．与传统的解析法相比，该方法不仅直观、简便，还易于计算机实现，具有一定的实用价值．     

关于现代逻辑教学中若干问题的思考

在现代逻辑的教学中,我们已经获得了不少的经验,也有过不少教训。这些经验和教训可以概括为:应当坚定不移地走逻辑教学现代化之路;树立正确的逻辑观,促进逻辑教学的改革;构造简明易学的逻辑教学系统,普及现代逻辑的基本知识;强调逻辑学的应用,培养逻辑精神,突出逻辑学的社会功能。     

基于MATLAB的模糊逻辑控制系统的设计与仿真

介绍了MATLAB的仿真工具箱和模糊逻辑工具箱的基本功能、建模方法.详细阐述了模糊逻辑控制系统的3个重要组成部分:隶属度函数、逻辑运算和模糊规则的基本理论和方法,利用模糊逻辑工具箱提供的模糊推理系统GUI工具实现了模糊控制系统的设计.基于水流运行规律大滞后、非线性的特点,将模糊控制系统应用于渠道运行系统的控制.利用SIMULINK建立了渠道运行的模糊控制仿真模型,并实现了对系统的仿真.结果表明,与传统的P+PR控制相比,模糊控制使系统获得了更好的动态性能.     

DLB-系列数字逻辑实验箱的一点改进

从DLB-系列数字逻辑实验箱在实际使用中所存在的问题出发,设计制作了组合逻辑电路实验模块,使组合电路实验中逻辑变量状态由实验箱上逻辑电平开关人工实现,转化为由实验模块的计数电路自动实现.     

乘积序列的相关分析

给出了基于任意有限多个线性移位寄存器与一个与门逻辑构成的非线性组合器而生成的非线性乘积序列的自相关函数在整个数轴上的完整表述,给出了这种序列在一个周期内的Hamming重量的计算公式,并且指出任意l个m序列的乘积序列的自相关函数是l+1值函数,并且主峰值很高．     

或-符合型通用逻辑门组合电路的故障检测

针对或-符合型三变量通用逻辑门组合电路，提出了一种基于布尔差分的故障检测方法.引入了或-符合代数中的布尔差分定义和运算性质，给出了在该组合电路中计算布尔差分的链式算法以及故障压缩定理.在此基础上，得到了电路单固定故障及双固定故障的检测方法.结果表明，在或-符合代数中布尔差分的计算较为简便，链式算法能有效地求得电路输出对全部原始及内部输入线的布尔差分，从而使得用布尔差分法对该组合电路进行故障检测具有简单、直捷的特点.并且用或-符合型三变量通用逻辑门实现函数连线数相对较少，因此在数字设计中使用这种逻辑门有利于故障检测.     

应用于多值逻辑的双传输管逻辑网络综合

为实现静态电压型多值逻辑电路, 提出了一种采用双传管逻辑(DPL)结构的设计方案及综合方法. 在该设计方案中,文字运算电路也是采用普通MOS管来实现, 而无需对阈值作任何的调整. 通过建立描述双传输管开关状态与信号之间相互作用关系的传输运算表示式,实现了对电路的有效综合. 对三值单变量函数电路、三值与/与非门、或/或非门、三值模3乘法器和三值T门的设计结果,验证了所提出方法的有效性. 在此基础上总结出了采用DPL设计三值电路的反演法则和对偶法则，使用这些法则可在不改变电路结构的基础上方便地得到相应的补函数和对偶函数电路, 从而增强电路的功能. 所提出的设计方法和法则可用于对三值复杂函数的综合.     

化简逻辑函数的ADPR方法

提出了逻辑函数的一类无效逻辑项与二类无效逻辑项的概念,讨论了这两类无效逻辑项的性质,在此基础上建立了最简逻辑函数的判据,从而得到了化简逻辑函数的方法,这一方法克服了传统代数法化简逻辑函数时没有固定方法和步骤,不能判别是否为最简函数式以及过多地依赖于技巧等诸多困难．特别是当逻辑变量的个数大于５时,此法显著地优于卡诺图法．     

基于Struts框架的通用仓库管理信息系统设计

系统采用MVC开发模式．通过采用Struts框架B／S结构,实现了前台程序与后台业务逻辑操作的彻底分离,从而简化了基于MVC的Web应用程序的开发。本系统在设计过程中主要围绕着两个核心功能：前台接待管理和后台仓库管理．重点研究解决的问题是实现仓库信息管理的通用性和系统流程的一体化。