新的高效LDPC码的译码方法

对于LDPC码的译码算法——和积算法,提出了一种新的基于差分的译码算法,其主要思想是：在LDPC码的二部图上所传递的消息是概率的差分值,而对于校验节点和消息节点的更新都是在特定的加法域中进行. 针对校验节点的更新,还可以选择若干个绝对值最小的差分值进行运算,以进一步降低复杂度. 与传统的基于对数似然比的译码方法相比,新算法的计算复杂度有很大降低,而译码性能和收敛速度没有明显损失.     

LDPC码量化和积译码的高效实现

提出了一种改进的高效量化和积算法(sum-product algorithm,简称SPA)．该算法只涉及加减法、比较和查表运算,并且每轮迭代译码的运算次数少于前／后向算法,从而大大降低了计算复杂度和硬件实现难度．同时,文中还基于这种改进的量化SPA,对采用不同量化方案时LDPC码在AWGN信道下的译码性能进行了仿真．仿真结果表明采用低阶均匀量化时译码性能已经非常接近连续译码．     

改进的LDPC译码算法研究

基于LDPC码的BP译码简化算法,结合RMP调度和Offset最小和算法,提出了一种改进的LDPC译码算法。在相同的前提下,改进的译码算法在计算复杂度方面,与Offset最小和算法相比,改善了算法的收敛特性;采用优化的存储方式,降低了存储需求,适合硬件实现。仿真结果表明,改进的译码算法降低了平均迭代次数,减少了量化实现占用的存储单元。     

Polar码SC译码算法的量化问题

为了在数字芯片上以低硬件复杂度实现Polar码的译码算法,对Polar码连续消除( SC)译码算法接收符号和SC译码输入的初始比特对数似然比( LLR)的量化问题进行了研究.分析了接收符号量化区间和量化比特数对Po-lar码SC译码性能的影响.对译码输入初始LLR,从均匀量化和非均匀量化两方面,并对非均匀量化采用了归一化非均匀量化和小数非均匀量化2种方式,分析了初始LLR的量化对Polar码SC译码性能的影响.仿真结果表明,分别对接收符号和初始LLR采用区间[-4,4]和区间[-20,20]上的6 bit均匀量化,就可以使Polar码SC译码算法的误比特率( BER)性能损失在小于0.1 dB的同时,具有更简单的硬件实现复杂度.     

改进的LDPC码译码算法

通过将串行置信度传播机制与归一化BP_Based译码算法相结合,构造出一种改进的LDPC码译码算法。该算法按照校验节点的一定顺序进行置信度传播,改善了置信度传播的收敛特性;同时应用归一化BP_Based算法的置信度更新计算法则,有效降低了译码复杂度,适合硬件实现。在AWGN信道下进行性能仿真。仿真结果表明,本文构造的串行归一化BP_Based算法的译码收敛速度明显快于常用LDPC码译码算法的收敛速度,可以显著提高译码性能。     

多元LDPC码的动态扩展最小和译码算法

多元LDPC码采用扩展最小和(EMS)算法进行译码时,若消息向量长度取值过小,则性能相对其采用多元和积算法(QSPA)有很大损失．针对该问题,提出了一种动态扩展最小和(D-EMS)译码算法．首先,基于Monte Carlo方法研究了消息向量中有效似然值在各GF(q)符号间的分布,得出随着译码迭代次数的增加,有效似然值逐渐集中于少部分符号．因此,D-EMS译码算法先将消息向量长度设为n_m1,一定迭代次数后再将其截短为n_m2,这样译码复杂度可得到有效降低．同时,为了降低译码器实数比较运算复杂度,D-EMS算法校验节点基本步骤采用检泡(BC)算法．复杂度分析和仿真结果表明,在合理的参数设置下,D-EMS算法在有效降低EMS算法译码复杂度的同时,其性能在AWGN和Rayleigh衰落信道下均逼近相应EMS算法,因此可有效应用于基于多元LDPC码的实际通信系统．     

OFDM系统的非二进制级联码性能分析

提出了一种新的级联码结构,将基于有限扩域的非二进制LDPC码和空时码级联,这种结构使得非二进制LDPC码不需要串并变换直接进行高阶调制,简化了系统结构,克服了串并变换所带来的误差．分析比较了不同域值的LDPC级联码系统在不同调制模式下基于高斯白噪声信道和多径衰落信道的误码性能和译码复杂度,结果显示,新的级联编码的OFDM系统的性能优于二进制级联编码的OFDM系统,在高斯信道,误码率为10^-6时,GF(4)和GF(16)分别提高0.2dB和0.3dB,在多径信道,误码率为10^-6时,GF(4)和GF(16)分别提高1dB和2dB增益,级联的非二进制LDPC码的域值越大,系统的性能越好,译码复杂度也相应提高,GF(4)域上的加法计算次数比GF(2)域上多了2倍, 比GF(16)域多了10倍．     

VSPC-LDPC串行级联码的结构与性能分析

提出了一种基于LDPC码和纵向单奇偶校验(VSPC)乘积码的级联编码方法。该方法利用LDPC码能否成功地译码的判定信息以取代常规乘积码中的横向校验,使单奇偶校验乘积码的复杂度获得较大的降低,提高了纠错能力。对新级联码的误码性能进行了理论分析。数值仿真结果表明,新编码方法的硬件实现复杂度较低,在AWGN信道和Raleigh衰落信道中其译码性能好于原LDPC码,且能有效地改善原LDPC码的误码平层问题。     

基于PEG算法的LDPC线性时间编码

引入PEG(Progressive-edge-growth)算法来构造适合线性时间编码的LDPC校验矩阵,译码时采用简化最小和Min-Sum译码算法实现简化译码.仿真结果表明,该方法能够构造适合LDPC码的线性时间编码的下三角校验矩阵H,并且用此方法构造的LDPC码性能非常接近原来PEG算法构造的LDPC码.同时通过采用最小和Min-Sum算法降低译码复杂度.     

基于改进的整数量化LDPC码分层译码算法

LDPC码分层译码算法在进行整数量化操作时,存储单元的限制会导致译码信息的溢出。本文系统分析了溢出错误的原因,并提出了两种改进的分层译码方案,错误部分消除方案(partially eliminating errors scheme,PEES)和不同比特量化方案(different bit quantization scheme,DBQS)。两种改进方案分别从消除部分错误和避免溢出错误的角度来改进译码性能,且硬件实现时只需增加一定数量的加法器和移位操作。通过对不同码长、不同量化比特的LDPC码进行仿真,结果表明,2种方案均有效地抑制了溢出错误,与基于全精度浮点数运算的修正算法相比,在误码率为1.0×10-4时,分别仅有约1 d B和1.8 d B的性能损耗。     

IRA码简化译码算法的研究

不规则重复累计码BP译码算法具有接近Shannon限优越性能,但具有较高的复杂度。为了降低复杂度,提出了IRA码最小和算法和曲线折线化算法。最小和算法具有简单、容易实现的特点,但使译码性能较大幅度地降低。曲线折线化算法使循环译码算法在复杂度和性能之间取得了较好的折衷。仿真结果表明,曲线折线化算法在复杂度大幅度降低的情况下性能接近BP算法。     

一种改进的Polar码的BP译码算法

为了减少置信度传播译码算法的计算复杂度,提出了一种改进的置信度传播译码算法.该算法在节点更新时,利用等误差的线性近似函数来代替算法中的双曲函数,相比于原始的置信度传播译码算法,改进的算法仅仅需要乘法和加法运算,因此大大降低了算法的计算复杂度,更易于硬件实现.仿真结果表明,在低信噪比时,改进的置信度传播译码算法的性能与原始BP译码算法的性能几乎相同,在高信噪比时,改进的置信度传播译码算法的性能比原始置信度传播译码算法的性能略差,在码长为256,误码率是10-6时,改进的置信度传播译码算法的误码率性能比原始的置信度传播译码算法退化了0.1dB.     

纠错纠删RS码的快速译码及硬件实现

本文首先简要叙述了里德-索罗门(RS)码译码的基本原理，然后阐述了一种有效的不用求逆的(Inverse-Free)BM算法的RS译码，并对其译码算法进行改进，且把该算法应用在RS码的纠错纠删译码上，最后给出了这种算法RS码译码的硬件电路实现结构。     

RA码译码简化算法的研究

RA码BP译码算法，可以实现线性时间译码，然而具有较高的复杂度。为了便于硬件实现，首先提出将最小和算法应用于RA码，然后对最小和算法进行了改进，提出了归一化算法和偏移算法，使循环译码算法在复杂度和性能之间取得了较好的折衷。仿真结果表明：归一化算法和偏移算法复杂度低，性能接近BP算法。     

改进的Polar码的最小和译码算法

提出了改进Polar码的最小和译码算法,修正了最小和译码算法中的节点更新公式,即利用分段线性函数来逼近置信度传播译码算法中的函数lncosh（x）.相比于最小和译码算法,改进的算法在增加少许复杂度的情况下,增强了译码性能.相比于置信度传播译码算法,该算法在几乎不损失性能的情况下,大大降低了算法的计算复杂度,更易于硬件实现.该算法是基于最小和算法和置信度传播算法提出的,是在复杂度和性能上的一种折中.仿真结果表明,改进的最小和译码算法与置信度传播译码算法的性能几乎相同,比最小和译码算法的性能好.     

Improved Berlekamp-Massy Algorithm and Its Software Implementation on DSP

Based on the Berlekamp-Massy (BM) algorithm for Reed-Solomon(RS) decoding, an improved version is proposed, which focuses on how to find the error locator polynomial using least iterative operations. The conditions to end the iterative operations is derived. As a special case, criterion of only one error symbol in one received codeword is derived as well. Steps are listed concerning the implementation of the improved iterative decoding algorithm, which is carried out as software on the platform of TIs C6416 DSP. Decoding performance and decoding-delay of both improved and original algorithms under different (n,k) conditions are simulated. The results of simulations demonstrate that the improved algorithm has less computational complexity when the number of errors in a received codeword is relatively small. Therefore, in channels with low noise power spectrum density, the improved algorithm results in less decoding-delay than BM algorithm.     

新型LDPC码译码器

通过研究LDPC码奇偶校验矩阵的结构特点和LDPC码译码算法数据流程的特性,设计出一种新型LDPC码译码器。译码器包含可扩展的存储器阵列、结构精巧的地址控制单元和功能强大的时序控制状态机,具备可灵活扩展译码码长、硬件实现复杂度低和硬件资源利用率高的优点。构建通信系统,对硬件译码器进行性能测试,测试结果表明,译码器的译码性能与理论仿真值基本吻合,证明设计的正确性。     

基于常数的混合Log-MAP Turbo译码算法

针对传统的Log-MAP译码算法在硬件实现中,组合电路复杂度引起工作时钟频率较难提升的问题。本文在分析了Turbo码基本原理的基础上,提出了一种改进的Turbo码算法,改进算法结合Max-Log-MAP和Log-MAP算法各自的优势,并引入常数迭代因子。达到了类似Max-Log-MAP算法的高速实现和接近Log-MAP算法的译码性能。     

分组密码的硬件实现

从硬件设计角度提出对分组密码设计的要求。通过对R ijndael算法的分析得到分组密码算法的通用运算部件,分别从提高速度和降低成本两方面逐一分析各部件的硬件实现方法同时考虑了芯片资源的分布特点.论文最后通过对R ijndael算法高速度和低成本两种实现方法的具体参数对比,提出面向硬件的分组密码设计.