QAM信号解调方案原理及实现

介绍数字有线电视传输系统中QAM解调系统的原理及设计方案.软件设计提供了解调芯片的软件控制流程;硬件设计提供了采用芯片或一体化数字高频头实现QAM解调系统的几种解决方案.     

有线电视前端机房播出监测系统的设计

数字、网络技术的应用,推动了我国有线电视事业的飞速发展。与此同时,数字卫星电视已成为覆盖面最广、应用最多的播出方式,日新月异的发展对有线电视前端机房播出监测系统的设计与实现也提出了更高的要求。     

Broadcom（博通）公司为电视成为信息化终端而努力

在2008年11月北京召开的第六届京津沪渝有线电视技术研讨会上．美国博通公司介绍了基于该公司片上系统为中国有线电视数字整转实现的一系列的解决方案．其中包括同时支持有线、无线、卫星电视信道解调的芯片、支持包括MPEG-2／H．264／AVS多编码格式的芯片．以及配合中国即将大力发展的高清电视的BCM7401等相关系列芯片。     

有线数字电视前端系统的设计与实现

有线电视数字前端系统是有线电视网络的交换中心，是整个有线电视系统的核心，它的设计对整个系统非常重要。以长沙市有线数字电视前端系统的建设为背景，介绍了有线数字电视前端系统的组成、设计原则、方法以及具体的实现，并对前端关键设备的选择作了较为详细的描述。     

基于S3C4510B的卫星接收复用器的设计

针对数字卫星电视的应用,提出了一套卫星接收复用器的设计方案。该方案实现了将卫星接收功能和TS流再复用功能集成在一个系统中,大大降低了数字卫星电视前端的应用成本,为数字卫星电视平台的搭建提供了一个新方法．     

日电电子发表单片DVB-S数字卫星接收机芯片

（本刊讯）日电电子于CCBN2006期间召开新闻发布会宣布。专为数字卫星电视市场设计的单片DVB—S数字卫星接收机芯片——EMMA 2SL／S问世。日电电子称，DVB—S数字卫星广播系统在亚洲及欧洲地区得到广泛应用之时，采用EMMA 2SL／S芯片设计产品＋可以大大降低系统成本。     

广播电视接收PC机设计参考（标准）及其应用

一种最新的多媒体前端使ＰＣ机具有新的功能,可支持有线电视和卫星电视或ＤＶＤ的ＭＰＥＧ－２和ＡＣ－３数据流。该前端就是用广播电视接收ＰＣ机设计参考开发的。该参考设计由具有数据流解复用,解扰（频）,解密功能的Ｌ６４０１８为核心芯片,加上６４７２４ＱＰＳＫ解调器,Ｌ６４０２１ ＭＰＥＧ－２／ＡＣ－３解码器及以及视频解码器等组成。     

有线广播电视前端设计技术研究

随着有线电视技术的迅猛发展,各地逐步开展数字电视整体平移工作。作为有线电视核心的前端系统也由原来的模拟前端转为数字前端。本文在介绍有线电视模拟前端设计基础上,详细介绍了江门有线电视模拟前端、数字前端和分前端设计的原理及技术。     

数字有线电视前端系统的构成与功能特点研究

数字有线电视系统中最关键部分就是前端系统,这是数字有线电视的交换中心,包括信号输出、信号处理、信号输入以及信息管理等内容,并且每一部分又由若干电子设备和子系统构成,这些内容互相组合后就成了有线电视前端系统。现在要满足数字有线电视用户需求,必须对数字电视前端的系统进行安装、设计和维护。本文主要分析了信号输出、信号处理、信号输入以及信息管理的构成形式和主要功能特点等内容,以供参考。     

NDS系统通过中央电视台关键性测试在全中国范围内传送数字电视节目

2003年10月21日,新闻集团旗下企业NDS集团公司宣布NDS VideoGuard有条件接收系统已经通过中央电视台中央卫星电视传播中心(CSTTC)的最终验收测试,开始传送中央电视台中央卫星电视传播中心的数字加密电视节目信号至全国有线电视网络中的各省级和地区级有线电视前端。 NDS有条件接收系统最终验收测试在中央电视台中央卫星     

STV0299B在卫星数字电视接收机中的应用

QPSK基带信号处理芯片STV0299B是集解调与解码功能于一体的高度集成芯片，是数字卫星接收机前端信号处理部分的重要设备，被广泛应用于各种高频头电路中。描述了STV0299B在数字卫星电视接收机中的应用，介绍了其内部结构及内部主要功能部分的结构特点及其工作原理。     

基于CORDIC算法的QAM调制器的FPGA实现

正交振幅调制技术(QAM)作为一种频带利用率较高、误码率相对较低的调制方式,被定义为很多数字通信系统的数字传输标准.QAM调制的载波信号一般采用查找表的方法,为了达到高精度的要求,需要耗费大量的ROM资源,文中提出了一种基于流水线CORDIC的算法实现QAM调制,可有效节省硬件资源,提高运算速度,同时可以实现多制式的QAM调制.最后给出了该设计方案的仿真结果,仿真结果表明,QAM调制器能产生四种调制方式的QAM信号,性能良好,迭到设计的要求.     

海门市有线数字电视前端平台的设计与实践

介绍了有线数字电视前端平台建设的具体思路。从建设背景、建设目标、设计原则、业务规划、系统软硬件技术方案等几个方面,详细阐述了海门数字电视前端平台规划建设特点。     

低相位噪声数字电视QAM调制器的实现

介绍了相位噪声指标在数字电视中的重要性,分析了QAM调制器中相位噪声的来源,并以BARCO公司的QAM调制器为例,提出了通过选择高性能、低相位噪声的压控振荡器、频率合成器,设计滤波特性好、带宽合适的环路滤波器来实现低相位噪声数字电视QAM调制器的方法.     

数字电视机顶盒网络接口模块NIU技术研究

重点概述了应用于HFC网络终端的数字电视机顶盒的网络接口模块NIU（Network Intertface U-nit）的原理，给出了两种制式的NIU框图和QPSK与QAM调制在8MHz带宽内可传送的码率与C/N门限的数据，介绍了PHILIPS公司半导体芯片TDA6404/TDA6405的参数。     

一种基于DDS的QPSK调制器及其FPGA实现

根据现代通信系统设计全数字化的发展趋势和FPGA的广泛应用,提出了一种基于DDS技术、以FPGA为硬件载体的全数字QPSK调制器实现方案,并通过软件仿真和硬件测试验证了该方案的正确性和可行性.     

基于FPGA的QPSK高速解调器的设计与实现

根据无人机系统对数据链路的高速率、低误码的需求,分析比较了QPSK数字中频解调与零中频解调2种方案。针对本系统的特点,采用FPGA及DSP设计实现了一种高速QPSK数字零中频解调器,同时简要分析了高速数字解调器的工作原理,并介绍了高速解调器的硬件与软件实现。     

用于手机电视终端的QAM解调器设计

对QAM解调技术进行了介绍,设计了一种新的QAM解调器,支持16QAM解调和64QAM解调,可应用于手机电视终端,硬件实现简单,节省了系统总体成本.     

基于FPGA的QDPSK调制器的设计与实现

介绍了QDPSK信号的优点,并分析了其实现原理,提出一种QDPSK高性能数字调制器的FPGA实现方案.采用自顶向下的设计思想,将系统分成串,并变换器、差分编码器、逻辑选相电路、四相载波发生器等4大模块.用原理图输入、VHDL语言设计和调用PLL核相结合的多种设计方法,分别实现了各模块的具体设计,并给出了其在Quar-t...     

A frequency-agile single-chip QAM modulator with beamformingdiversity

Architecture and circuit design techniques for VLSI implementation of a single-chip quadrature amplitude modulation (QAM) modulator with frequency agility and antenna beamforming characteristics are presented. In order to achieve reliable wireless communication modem function, the single chip all-digital QAM modulator implements various features, including high data rates with bandwidth efficiency, flexibility, meeting a wide variety of user throughput requirements with variable and width and data rates in a multi-user system, and robustness, incorporating diversity and redundancy techniques to guarantee robust communication for various operating environments. The modulator components consist of several digital processing building blocks, including various finite-impulse-response (FIR) filters, an innovative variable interpolation filter, a four-channel frequency translator with quadrature mixer for antenna beamforming diversity, a quadrature direct digital frequency synthesizer (QDDFS), a numerically controlled oscillator (NCO), a QAM formatter, a pseudorandom noise (PN) generator, an x/sinx filter, and a microcontroller interface. An optimized architecture and chip implementation for the variable modulator is derived and evaluated which will support symbol rates from 6 kBaud to 8.75 MBaud continuously and digitally flexible IF frequencies up to 70 MHz with four-channel antenna beamforming function