MPEG-4 AAC解码器在NIOS Ⅱ平台上的实现和优化

给出了MEPG-4AAC实时解码器在NIOSⅡ平台的实现方案，介绍了MPEG-4AAC—LC解码算法及各关键模块优化算法。在完成实时解码要求下，结合NIOSⅡ平台特性，对解码器在软件代码与处理器上进行优化。实验结果表明CPU时钟为80MHz时能达到实时解码要求。     

基于MIPS平台的 MPEG-4 AACplus v2解码器的实现

介绍了MPEG-4 AACplus v2解码器的基本原理和MIPS平台HTK HSB1101的原理与应用,给出了MPEG-4 AACplus v2解码器在MIPS平台HTK HSB1101上的实现方案。在保证解码质量和实时解码要求的情况下,结合HTKHSB1101平台的特性,对解码器在软件代码和处理器方面进行了优化。实验结果表明,与标准算法相比,该解码器在确保音频解码质量的同时,提高了解码速度,满足了解码实时性要求,也为视频解码和其他应用提供了足够的处理空间。     

DRA算法及其实时解码器设计

DRA是一种新的音频编解码标准,其在每声道64 Kbit/s时重建的音质达到ITU-R规定的"人耳不可识别损伤"的主观音质评定.研究了DRA的编码与解码原理,在对解码算法进行了优化的基础上.设计并实现了基于PXA270平台的DRA实时解码器.主观听音测试结果表明.该解码器音质良好.满足实时解码应用的要求.     

基于通用ARM核的MPEG-4快速解码器

基于ARM通用架构,优化了MPEG-4解码器关键算法.采用了BinIDCT、优化的VLD和YUV-RGB转换等算法,大幅度提高了解码速度.实验结果表明,该解码器能满足实时解码的需求.     

MPEG-2 AAC解码器的优化算法

作为新一代的音频编码国际标准,先进音频编码(AAC)提供了良好的压缩性能,具有广阔的发展和应用前景。但是由于AAC标准给出的算法比较复杂,按照标准算法进行测试时发现其并不能满足实时解码的要求,因此,必须对标准算法进行优化以达到实时解码的要求。在叙述了MPEG-2 AAC解码器的模块组成和原理的基础上,针对各个模块的特点采用优化算法,对MPEG-2 AAC解码器的部分模块进行了优化设计,较大程度地提高了解码速度。     

基于ADSP-BF561的AVS解码运动补偿算法实现

针对自制的ADSP-BF561解码器平台的特点,提出了样本插值的快速算法,提高了运动补偿部分执行的效率。结合汇编指令级优化及存储优化等策略和方法对AVS解码模块进行全局优化,试验结果表明D1画质的视频基本满足了实时解码的要求。     

面向AVS视频解码器的优化方法研究

针对AVS视频解码器开源代码效率相对低下的问题,文章从算法（Algorithm）、代码（Code）、平台（P1atform）方面考虑,提出了一套AVS解码器优化方法（简称AcP方法。在AVS工作组参考解码器上对所提出的ACP方法的有效性进行了验证,实验结果表明,经过ACP方法优化后的AVS软件解码器的解码速度有明显提高,满足了标清格式720P视频实时解码的要求。     

基于通用DSP的视频解码器的优化实现

随着多媒体和网络技术的发展,视频监控、智能手机等嵌入式系统得到了广泛应用。嵌入式平台资源有限,结构特殊,加上视频解码计算复杂,导致嵌入式平台上视频解码器的优化实现难度大、周期长。基于TMS320C6416通用DSP平台,给出了一套完整的移植优化方法,该方法依次从算法级、结构级和代码级进行优化,实现了解码速度快、恢复视频质量好的MPEG-4解码器。测试表明,该解码器可以对D1视频进行两路以上实时解码,本文方法典型、有效,对于通用芯片上编解码器的移植优化具有参考意义。     

音频工作站MPEG-I Layer-II码流快速解码混音

为了能实时完成数字音频工作站中多路MPEG-ILayer-II音频压缩码流的快速解码混音,在分析MPEG-I解码器中的多相滤波器组这个核心算法的基础上,提出了多路MPEG-ILayer-II码流的快速解码混音算法。此算法在进行混音计算时,只需做一次在解码中较为费时的子带综合滤波计算,大大提高了多路混音的速度。实验表明,用该算法进行8路MPEG-ILayer-II解码混音时,在PI-II600MHz的PC机达到了0.25倍实时的解码速度,完全满足了专业数字音频工作站的要求。     

基于XSCALE的手持数字电视终端的H．264解码器优化

本文设计了一种综合优化算法,针对XSCALE平台的体系结构进行了内存访问的优化,对解码器的结构缺陷进行了改造,并分析出了几个运算量最大的模块进行汇编优化,使解码播放速度提高了一倍,达到QCIF码流的实时播放。     

AAC LC解码器的硬件设计、仿真与验证

实现了AAC解码核心部分AAC LC解码器的硬件设计,支持48,32,24,16 kHz 4种采样率的单、双声道AAC的解码,并进行了功能仿真及实时性分析,FPGA开发板的实际验证表明该设计解码后的声音流畅、音质良好,达到了功能要求与实时性要求.     

低功耗便携式数字音频广播收音机中AAC LC解码器的设计优化

针对目前数字音频广播(DAB)收音机中DSP软件AAC+解码器功耗大的问题,该文提出了低功耗AAC LC解码器的ASIC设计,以极低的硬件代价完成了最基本的DAB+节目解码,加入DAB解码芯片后巧妙地实现了DAB+和DAB两种不同标准的兼容。该文设计优化了反量化与IMDCT算法,使用了分时工作法,从而实现了低功耗。该设计的系统时钟为16.384 MHz,采用0.18 m CMOS工艺,功耗约为6.5 mW,并与DAB信道解码结合,通过了FPGA开发板上的实时验证,且完成了芯片的版图设计,芯片面积为14 mm2。     

基于微处理器核的媒体系统芯片结构设计

围绕基于微处理器核的AAC解码器结构设计展开讨论，对IP定制、数据通路及存储设计进行了研究，并成功开发了一个基于微处理器核的MPEG-4AAC解码系统芯片。     

基于FPGA的语音录制与回放系统

系统用FPGA实现了I2C总线控制器,以Altera公司的NiosⅡ嵌入式软处理器为核心,结合高品质数字信号音频编/解码芯片WM8731成功地实现了语音的录制及回放功能,同时利用Matlab7.0.4软件对所采集的语音数据进行仿真。系统采用SoPC技术,自行设计采集模块和I2C协议驱动模块,并通过AWALON总线挂载在Nios软核上实时高速采集与回放。实践表明,系统具有集成度高,稳定性好,实时性强的特点。     

MPEG-2 AAC 5.1-Channel Decoder Software for a Low-Power Embedded RISC Microprocessor

Presented here is MPEG-2 AAC low complexity profile decoder software for a low-power embedded RISC microprocessor, NEC V830 (300 mW @133 MHz). Fast processing methods for IMDCT reduce execution time by 41% and help achieve real-time decoding of a 5.1-channel audio signal, while using only 64.7% of processor capacity.     

基于XScale平台的MPEG-4 AAC解码器Huffman算法优化

Huffman算法的实现是MPEG-4 AAC解码的一个关键部分,它在整个解码算法中占有很大的运算比重和内存开销。讨论了不同的Huffman解码算法及其改进,结合AAC解码器不同码表的特点,针对XScale处理器选择了其合适的Huffman解码算法,并对每种选择的算法从提高解码效率、减少内存开销的角度进行了优化．达到了理想的效果。     

基于AAC比特流的音频信号Hiss噪声抑制方法

基于AAC比特流,提出了一种压缩域音频Hiss噪声抑制方法。该方法的输入为含噪音频的AAC比特流,输出为增强音频的AAC比特流。首先,利用修正的绝对中值标准差（MMAD, modified median absolute deviation）估计Hiss噪声,其次,利用修正的离散傅里叶变换（MDFT, modified discrete Fourier transform）计算听觉掩蔽阈值参数,最后,根据参数软阈值方法得到增强的AAC比特流,并用于AAC解码器得到最终的增强音频信号。主观和客观测试结果表明,所提出的方法能有效去除AAC解码音频信号中的Hiss噪声,其性能明显优于现有的几种Hiss噪声消除方法。     

基于FPGA平台的媒体系统芯片验证框架

针对媒体系统芯片的不同仿真和验证要求,提出了一种基于FPGA平台的媒体系统芯片验证框架。采用层次化的方法设计软件平台,实现了软件平台的可配置性;采用面向多媒体处理的改进总线结构,实现了硬件平台的可配置和可重用性。基于提出的媒体系统芯片验证框架,快速构建了音频解码系统芯片验证平台,实现了对128 kbps,44.1 kHz立体声AAC LC的实时解码,达到了验证要求。     

基于片上系统的红外直方图实时处理架构

采用Altera公司的NIOSⅡ软核CPU技术,提出并实现了基于片上系统的红外直方图实时处理架构.通过与目前工程上流行的单FPGA和FPGA+DSP这两种架构进行综合对比,说明了本架构的特点和优势.