基于SOPC的神经网络方法的软硬协同实现

提出了一种基于SOPC的神经网络的软硬件协同设计的实现方法,该方法以FPGA器件上SOPC为硬件载体,NIOS IP软核处理器为CPU,采用用户自定义指令,在NIOS中利用C语言编写神经网络算法程序,实现神经元细胞中软硬件协同设计浮点数乘积累加操作。整个系统在Altera的cyclone Ⅱ器件上测试,改变以往神经网络采用VHDL语言设计时出现的灵活性较差,不利于新型的神经网络模型移植到FPGA中的劣势。     

基于NIOSⅡ的红外弱小目标检测算法实现

介绍了基于可编程片上系统SOPC技术的图像处理系统的软硬件设计,系统采用FPGA作为视频信号采集控制模块,利用FPGA内建NIOSⅡ软核微控制器作为图像处理单元。针对天空背景下红外弱小目标,提出了一种基于形态学和仿生学相结合的图像预处理算法,该算法在基于数学形态学滤波的基础上利用人眼固视微动辨别信息的原理对图像进行背景抑制和目标增强;采用自适应阈值分割法确定目标。硬件实验结果表明系统实时性好,图像处理效果良好,目标检测率高,验证了预处理算法的有效性和实时性。     

基于SOPC的非致冷红外热成像系统的研制

针对传统基于DSP+FPGA/CPLD架构的红外热成像系统存在体积大、数据传输链路长、功耗大等缺点,提出一种基于片上可编程(SOPC)的非致冷红外热成像系统.利用SOPC定制NIOSⅡ软核处理器、存储控制器及外围电路等成像系统的硬件,并由NIOSⅡ软核实现红外图像的处理和显示,使系统软硬件高度集成在同一芯片内.与传统的红外热成像系统相比,基于SOPC的非致冷红外热成像系统具有体积小、功耗低、性能稳定的优点.     

基于SOPC的嵌入式系统

利用SOPC Builder可以在短时间内把Nios Ⅱ CPU、Avalon总线、外围设备、片内调试模块等集成在一起生成系统需要的NiosⅡ处理器，然后用QuartusⅡ软件把NIOSⅡ处理器其它外部设备接口结合在一起编译下载到FPGA芯片中，即完成系统的硬件设计；软件设计通常采用C／C＋＋语言编写并用NoisⅡIDE编译后下载到FPGA中来实现一个SOPC系统。     

基于SOPC技术的数字图像处理设计

本课题研究的内容是在现场可编程逻辑器件(FPGA)平台中,基于32位软核处理器NIOS Ⅱ,通过CMOS摄像头采集数据,呈现在VGA显示终端上实现图像实时采集、显示、变换、拍照存储等功能。利用FPGA的高速数据处理能力,对拍照的图片实时的采集、处理、变换;NIOS II作为微控制器,对于采集的数据以bmp格式保存到具有FAT32文件系统的SD卡上。本设计中NIOS II软核处理器是以软核的形式嵌入到FPGA中,实现了SOPC技术(片上可编程系统),在单片FPGA上实现了整个硬件算法和微控制器的控制过程。     

基于FPGA的视频图像处理系统研究

根据现阶段的发展情况,以FPGA视频图像处理的现状和FPGA器件的发展趋势为基础,建立了SOPC图像处理系统,它主要是把Cyclone Ⅱ FPGA当做是主处理的芯片,处理器是根据NIOS Ⅱ的精简指令架构的嵌入式结构。此系统在NIOS Ⅱ IDE中的实现软件开发,在SOPC Builder和Quartus Ⅱ中实现硬件部分的开发,利用编程实现SD卡的驱动,读取文件,提取图像SURF的特征和线段特征的计算。利用优化措施对图像处理系统进行了系统详细的软件和硬件的优化,从而提高了系统的处理效率。     

基于片上系统的实时红外图像处理器设计

提出了一种适合红外热像仪的基于FPGA片上系统（SOPC）的图像处理器设计方案,即FPGA片上逻辑处理+NIOS Ⅱ软核CPU+DSP内核的处理架构。综合了三种主流核心处理器的优势,具备很强的处理能力;并且集成在一个芯片内部,有利于高速实时地图像处理功能实现。本设计在实际工程应用中得到了良好的使用效果。     

集成化图像控制引擎的研究与实现

随着半导体技术以及计算机软硬件技术的飞速发展,对于图像的显示和控制技术也呈现出越来越多的方式。文中介绍了一种基于NIOS II软核处理器实现对SD卡驱动与TFT-LCD控制的方法。在设计中利用FPGA的Altera的SOPC Builder定制NIOS II软核处理器及其与显示功能相关的模块来协同从SD卡读取JPEG格式的图片,经过FPGA解码处理显示于TFL-LCD上,并使用触摸控制实现图片的前进、后退、,暂停、自动播放时间控制功能。     

基于FPGA的电机系统故障检测系统

针对普遍存在的电机转动故障,设计了一种可靠的电机旋转信号的采集与检测装置,并给出了测试系统的总体设计方案及软硬件实现。该系统由高速频率计数FPGA模块和SOPC片上系统构成,采用NIOSⅡ作为系统控制单元,控制计数器的工作,并辅以适当的软、硬件资源完成以FPGA为核心的高精度频率计设计。将计数结果由串口发送给上位机做进一步的信号分析,如FFT和谐波小波包,以得到更详细的信号频谱分布,以此作为故障信号的判断依据。利用NIOSⅡ技术开发的频率计使外围测量硬件电路结构简单、性能更稳定可靠,并且可以灵活地实现定制应用。经过实验表明,该测试系统能够很好地完成机械系统的故障检测。     

基于Nios Ⅱ的高速图像采集系统的设计

研究了一种基于SOPC技术的嵌入式高速图像采集控制系统的设计方案.该系统通过在FPGA芯片上配置NiosⅡ软核处理器和相关的接口模块来实现其主要硬件电路,并结合系统的软件设计来控制高速多功能视频解码芯片ADV7181和编码芯片ADV7123实现了图像的高速A/D、D/A转换、存储和回放等功能.由于采用了SOPC和DMA控制技术,该系统具有设计灵活、图像处理速度快和扩展性好等优点.