一种直接纠错的流水线设计

单粒子效应是星载计算机工作异常和故障的重要诱因之一,国内外已有多颗卫星遭受了单粒子效应的危害,造成巨大的经济损失。文章首先论述了Longtium-FT1容错处理器的流水线结构,分析了单粒子效应对流水线处理器的影响;然后提出了一种直接纠错的流水线结构,其中寄存器文件采用检错纠错编码技术,流水线寄存器采用多模冗余技术。实验结果显示,采用直接纠错流水线技术的Longtium-FT1容错处理器抗辐射总剂量能力可达到300 krad(Si),能够满足卫星用微处理器的抗辐射指标要求。     

一种改进的基于时钟沿的单粒子翻转自检纠错方法

通过将数据与时钟的转变沿进行对比,检验其是否同步,设计了一种改进的基于时钟沿的单粒子翻转自检纠错电路结构,来实现数据翻转错误的检测和纠正。该电路在保持原有电路优点的同时,克服了原电路的不足,既可完成上升沿和下跳沿错误检测,又可以同时实现多位SEU错误的检测纠正。仿真和实际应用均表明,所提出的改进电路是一个有实用价值的检错纠错电路。     

ECC嵌入BCH码的NAND闪存纠错算法

针对现有闪存基于硬件ECC纠错算法的纠错能力差,而基于RS码和BCH码纠错算法的译码耗时长的问题,提出一种适于空间应用的硬件ECC嵌入BCH码的闪存纠错算法.分析了闪存内部组织结构特点及闪存硬件ECC纠错原理,提出了一种嵌入BCH(2084,2048,3)码的闪存纠错算法.采用一种蝶形阵列处理机制来迭代计算BCH校验码.使用地面检测设备对闪存纠错算法进行了试验验证.结果表明,纠错算法能快速稳定、可靠地工作,在Flash单页2 kB/页下,可以纠正24b错误.该纠错提高了空间相机图像存储系统的可靠性.     

一种卫星存储器纠错检错系统设计

采用三倍冗余(TMR)模块,软、硬件纠错检错(EDAC)电路以及专用EDAC芯片来克服太空辐射环境中的单粒子翻转(SEUs)是比较典型的方法。随着嵌入式系统的不断发展,利用FPGA设计的EDAC电路得到广泛应用,一般采用汉明编码方案,可以纠正一位错误。考虑到空间辐射的复杂性与严峻性,设计了一种基FPGA利用(16,8)准循环码实现的EDAC电路,能够纠正两个错误。通过仿真验证,延迟较小,差错率比(22,16)扩展汉明码小3~6个数量级,可用来更有效地对卫星程序存储器等进行保护。     

教师直接纠错与标识纠错对学生英文写作准确性的影响

本文分析了2004年以来国内有关于纠错对英语学习者写作准确性影响的相关研究,并对研究结果进行定性分析。分析发现,在纠正学生的写作错误时,采取教师直接纠错和标识错误处的纠错策略对学生英文写作的准确性有益,写作教师可以根据不同的错误类型灵活地选择不同的纠错方式以达到最好的效果。     

一种自主恢复的高可靠存储控制器设计

单粒子效应是星载计算机工作异常和故障的重要诱因之一,国内外多颗卫星遭受到单粒子效应的危害,已造成巨大的经济损失。提出了一种片上自主恢复存储控制器结构,将EDAC技术集成在片内存储器控制器中,通过EDAC电路检测片外存储器中的数据错误,再通过自动回写机制更新片外存储器,便能保持存储器中数据的正确性。与传统的星载计算机存储器系统设计方案相比,使处理器干预主存储器纠错的频度大幅减少。集成的片上存储控制器也减少了星载计算机系统设计的负担。     

轻量级现场纠正的错误消除寄存器设计

针对时序错误实时检测和纠正技术中存在的检错成本和纠错性能问题,提出一种基于轻量级现场纠错技术的错误消除寄存器.错误消除寄存器采用自带的内部虚拟节点作为错误检测点,以无额外成本的方式实现时序错误的实时检测;基于观测到的高低电平信息,直接在寄存器内部进行错误纠正,通过仅增加4个额外晶体管的代价,完成即时的现场纠错.错误消除寄存器没有使用复杂的外置翻转探测电路进行错误检测,并且也没有使用额外的存储单元用于错误纠正,因此引入的额外面积和额外功耗极低.为评估错误消除寄存器的时序容错能力和电路效率提升能力,在中芯国际40nm工艺下将该寄存器集成到商用嵌入式处理器CK802中进行实验.实验结果表明,错误消除寄存器大幅度降低了容错处理器的面积成本和性能损失,相比现有技术,在同电压下有10.9%的性能提升,在同性能下有17.7%的功耗优化.     

基于FPGA的Golay码编译码器

短波信道中存在突发随机错误,为提高短波通信的可靠性,设计了一种基于FPGA的Golay码编译码器,用于纠正这种随机错误。编码器中编码工作由Golay码生成矩阵完成;译码器应用了一种基于Golay码奇偶校验矩阵的结构性质的快速译码算法完成译码和纠错。为充分利用Spartan-II芯片的硬件资源,编译码器采用了流水线方式与并行方式,并提高了系统时钟频率。该设计既有专用ASIC电路的快速性,又有DSP器件的灵活性。波形仿真结果表明了该Golay编译码器设计的正确性。     

基于FPGA的Golay码编译码器

短波信道中存在突发随机错误，为提高短波通信的可靠性，设计了一种基于FPGA的Golay码编译码器，用于纠正这种随机错误。编码器中编码工作由Golay码生成矩阵完成；译码器应用了一种基于Golay码奇偶校验矩阵的结构性质的快速译码算法完成译码和纠错。为充分利用Spartan-II芯片的硬件资源，编译码器采用了流水线方式与并行方式，并提高了系统时钟频率。该设计既有专用ASIC电路的快速性，又有DSP器件的灵活性。波形仿真结果表明了该Golay编译码器设计的正确性。     

基于（16,8）准循环码的星载FPGA有限状态机容错设计

有限状态机作为星载数字系统实现控制逻辑的重要手段,其稳定性直接影响系统的正常运行. 空间辐射环境所造成的单粒子翻转效应会导致有限状态机不稳定. 目前常用的容错方法适于处理状态机的1位翻转错误,而具有高可靠性要求的系统还需要能处理2位翻转错误. 基于（16,8）准循环码的有限状态机容错设计方法,可实时纠正1位或2位翻转错误,检测到3位翻转错误,使有限状态机拥有更高的可靠性. 此方法同时具有硬件易实现,系统延时小等优点.