共查询到10条相似文献,搜索用时 140 毫秒
1.
基于可测性分析和支持向量机的模拟电路故障诊断 总被引:8,自引:2,他引:6
针对低可测性模拟电路的测试问题,提出了一种模拟电路故障诊断的新方法.该方法首先计算被测电路的可测性,利用可测性提供的信息对被测电路进行模糊组划分,组成可诊断的元件集,并引入支持向量机完成对故障的分类识别.可测性分析理论上确定了被测电路可诊断的元件集,支持向量机结构简单,泛化能力强,以模拟和混合信号测试标准电路的实验结果证明了基于可测性分析和支持向量机的模拟电路故障诊断方法是有效的,其故障诊断率大于99%. 相似文献
2.
研究了通过扫描链配置缩短数字集成电路测试时间问题。利用图论中的极大独立集来描述被测电路主输入的结构无关性。通过结构无关主输入共用扫描寄存器,以缩短扫描链长度进而减少扫描测试时间。提出了利用被测电路主输出可控性来分配一主输入至某一共用扫描寄存器的主输入组,直至形成一个极大组,这改进了利用被测电路测试集信息处理同样问题的方法[1]。还分析了在多输出有扇出电路中插入内置扫描单元,以增大结构无关输入的实现方法。对国际标准电路的实验证明了该方法是减少数字集成电路扫描测试时间的一条有效途径。 相似文献
3.
本文提出了一种基于算术加法生成器的测试或内建自测试的低功耗测试方法。该方法对原测试矢量进行伪格雷码编码,优化被测电路的开关活动率,从而实现低功耗测试。8位行波进位加法器和16位超前进位加法器的实验分析表明,编码后的测试矢量显著地降低了被测电路的开关活动率;基于FPGA的实验结果表明,对于8位行波进位加法器,该方法将电路的平均动态功耗降低了15.282%,对于16位超前进位加法器,则降低了12.21%。该测试方法能侦测到被测电路基本组成单元的任意组合失效;由于原电路中加法器的复用,该测试方法可将测试硬件开销降至最小,但不会降低测试性能。 相似文献
4.
5.
对于混合信号集成电路来说,其模拟和数字部分之间存在相互关联,如模拟输出控制数字输入.为了测试出电路中的呆滞型故障,需要考虑对模拟输入的约束要求.本文根据被测电路的测试矢量集,分析混合信号集成电路测试中所需的限制条件并给出相应的模拟激励. 相似文献
6.
7.
8.
对数字电路的多故障测试生成,首先构造被测电路的约束电路结构,并建立测试生成的神经网络模型,然后采用遗传进化算法计算约束电路对应神经网络能量函数的最小值点而获得给定多故障的测试矢量,该方法具有易于实现和有良好的内在并行性等特点.同时给出了算法的并行实现方案. 相似文献
9.