3型FIR带通滤波器优化设计

研究了3型FIR线性相位滤波器的幅频特性与神经网络算法之间的关系,提出了该神经网络算法的收敛性定理,为神经网络训练中学习率大小的选择提供了理论依据.该算法有效避免了FIR高阶数字滤波器优化设计中求高阶矩阵逆的困难,为高阶FIR数字滤波器的优化设计提供了一种快速有效的设计方法.最后给出了FIR高阶数字滤波器的优化设计实例.计算机仿真结果表明了该神经网络并行算法在3型FIR高阶数字滤波器优化设计领域的有效性.     

高阶FIR多带阻数字滤波器优化设计研究

研究了FIR线性相位滤波器的幅频特性与余弦基函数神经网络算法之间的关系,给出了FIR高阶多带阻数字滤波器的优化设计实例,提出并证明了神经网络算法的收敛性定理.仿真结果表明,算法不仅是有效的,而且在FIR高阶数字滤波器优化设计领域具有很大的优越性.且算法不涉及逆矩阵的计算,有效解决了国内外其它优化设计方法无法设计高阶FIR线性相位滤波器的问题.     

一类逻辑器件实现FIR数字滤波器电路模型

主要研究时域可编程逻辑器件(FPGA)上实现低通有限冲激响应(FIR)数字滤波器结构.在分析了FIR数字滤波器的基本理论的基础上,利用Matlab设计出原型滤波器,使用全串行分布式算法作为滤波器的硬件实现算法,外围辅以单片机电路和FPGA进行通讯,并且给出了详细的算法编程和仿真波形图.突破了并行处理与流水级数的限制,可以很好地实现信号处理的实时性.同时,开发程序的可移植性好,可以缩短开发周期;数据的配置灵活,可以应用到不同的场合.     

基于粒子群优化算法的高阶累积量滤波器

基于高阶累积量(HOC)的自适应滤波器能够滤除高斯噪声或其它具有对称概率分布函数的噪声，其解法一般采用的是梯度搜索法，但是梯度搜索过程难以避免局部收敛而且计算复杂.粒子群优化算法(PSO)具有算法简洁，易于实现，且不需要梯度信息等优势.使用粒子群优化算法求解高阶累积量自适应滤波器系数优化问题，为滤波器参数的优化提供了一种新的思路.仿真结果表明，使用PSO优化算法求解自适应滤波器系数能获得更高的精度.同时PSO算法受系统跃变的影响较小，因此它在求解非平稳过程模型系统时具有一定的优势.     

高分辨率地震仪∑ΔA/D转换器的噪声整形

通过对∑ΔA/D转换器中的∑Δ调制器的分析,提出了对∑ΔA/D转换器的噪声整形的基本理论,为设计具有高分辨率的地震数据采集站提供了理论依据. 结合ΔA/D转换器的具体电路结构,分析了基本环路滤波器和高阶滤波器滤波方式的噪声整形技术对A/D转换器分辨率的影响. 结果表明,在∑ΔA/D转换器中,利用适当阶数的高阶∑Δ调制器的噪声整形作用,可以使信号在A/D转换时的量化噪声转移到有效信号频段之外,再使用数字滤波器滤除带外噪声后,可以有效地实现地震仪中24位高分辨率的模数转换.     

基于FxLMS算法和预测滤波器的数字耳机降噪研究

通常数字降噪耳机的自适应滤波器采用最小均方差(LMS)、归一化最小均方差(NLMS)等算法,但是由于降噪耳机电路中存在次级通道延迟和AD/DA转换延迟,导致这些滤波器输出信号无法与噪声信号协调起来.FxLMS算法能够有效补偿次级通道延迟,同时在FxLMS滤波器基础上,增加预测滤波器用于补偿AD/DA转换延迟.仿真中,用增加预测滤波器的FxLMS滤波器对已采样的发动机噪声进行降噪,并将其降噪效果与LMS自适应滤波器的降噪效果进行比较.结果表明,在处理低频噪声时,改进后的FxLMS滤波器降噪效果优于LMS自适应滤波器.     

双通带数字滤波器优化设计研究

提出了一种基于BP算法的正弦基函数神经网络模型及算法的收敛条件,研究了该神经网络算法与FIR线性相位滤波器幅频特性的关系,给出了高阶双通带滤波器的优化设计实例.计算机仿真结果表明,该神经网络算法不仅是有效的,而且是高效的.与传统的窗口函数法和雷米兹优化设计方法相比,其优化设计方法不需要计算矩阵的逆,因而克服了雷米兹优化设计方法求高阶矩阵逆的困难.     

基于粒子群优化算法的高阶累积量滤波器

基于高阶累积量（HOC）的自适应滤波器能够滤除高斯噪声或其它具有对称概率分布函数的噪声，其解法一般采用的是梯度搜索法，但是梯度搜索过程难以避免局部收敛而且计算复杂．粒子群优化算法（PSO）具有算法简洁，易于实现，且不需要梯度信息等优势．使用粒子群优化算法求解高阶累积量自适应滤波器系数优化问题，为滤波器参数的优化提供了一种新的思路．仿真结果表明，使用PSO优化算法求解自适应滤波器系数能获得更高的精度．同时PSO算法受系统跃变的影响较小，因此它在求解非平稳过程模型系统时具有一定的优势．     

多层次数据中心网络流量异常检测算法

针对多层次数据中心网络容易发生流量拥塞的问题进行流量异常特征检测,以提高网络的稳定性.提出了一种基于高阶累积量后置搜索的多层次数据中心网络流量异常特征检测算法,构建多层次数据中心网络的流量传输结构模型,进行流量时频采样和时间序列分析.结合FIR滤波器进行流量抗干扰滤波预处理,利用高阶累积量的后置聚焦性,对输出的滤波数据进行高阶累积量特征提取改进和后置聚焦搜索,实现了流量序列中异常特征的准确检测和提取.仿真结果表明,采用该算法进行多层次数据中心网络流量异常检测的准确度较高,抗干扰能力较强,保障了网络的稳定和安全.     

基于数字滤波的电容层析成像数据采集系统设计与实现

针对电容层析成像ECT(electrical capacitance tomography)数据采集系统中的高频噪声干扰问题,在对ECT系统数据采集与控制原理分析的基础上,基于数字滤波原理和FPGA技术,设计了一个基于数字滤波与FPGA技术相结合的改进分布式算法FIR低通数字滤波器。该滤波器的采样频率为1.5 MHz、通带截止频率为20 MHz,选则窗函数设计方法,利用Matlab中的FDATool工具箱对滤波器系数进行提取与量化,最后利用Quarters对实例进行仿真验证,实验结果表明,FIR数字滤波器能够实现数据采集系统中高频信号的滤波功能,与传统DA算法的滤波器相比,具有占用资源消耗小及采集速度快等特点。     

一种具有任意倍升采样的高速率脉冲成型算法

针对高速数字通信系统中实现任意倍采样率的信号脉冲成型滤波问题,文章提出一种基于查找表思想的可灵活改变采样率的高速通用实现算法.该算法采用FIR滤波器结构,通过将不同采样率转换映射为对查找表地址的寻址问题,实现一定范围内的任意倍采样率的灵活变换;同时结合流水线结构和改进的全并行分布式算法,实现高速率脉冲成型滤波功能,并在硬件平台上进行验证.所提算法具有占用资源低、实现速率高、性能稳定、且可在一定范围实现任意倍可变采样率的特点.     

一种高速FIR数字滤波器的VLSI设计与实现

讨论了一种快速的FIR数字滤波器在VLSI中实现的设计方法.采用基于快速滤波算法(FFAs)的并行滤波器结构,提高了滤波器的工作速度;并结合算法强度缩减技术,降低了硬件面积占用和功率消耗.实验结果表明,采用这种方法可以灵活处理综合的硬件面积占用和速度的约束关系,使设计达到最优.该方法适用于高速和硬件面积要求下的数字滤波模块的VLSI实现.     

高阶数字图形均衡器的设计

本文描述了基于高阶峰值滤波器设计数字图形均衡器的设计方法,并给出了一个设计实例。提出了一种新的模拟高阶低通shelving滤波器原型,并描述了从模拟低通shelving滤波器到数字峰值滤波器的频率转换方法。数字图形均衡器的实现采用二阶和四阶数字峰值滤波器的级联结构。设计实例的实验结果表明,由于高阶滤波器具有更平坦的通带和陡降特性,一个频段的通带增益基本与其它频段的增益无关。     

179阶SRRC滤波器的设计与仿真

以DTTB系统中采用的SRRC滤波器为例,介绍一种利用分布式算法与多相分解开关结构相结合的SRRC滤波器的FPGA实现方法。最后利用Matlab验证,通过与169阶滤波器相比较,分析误差来满足国标对基带滤波的要求。     

优化微程序控制器设计

大多数CISC处理器和VLIW处理器都采用微程序控制。在这些处理器中，微程序控制器的性能是决定整个处理器性能的关键因素之一。本文探讨微程序控制器的优化设计。分析如何提取公共微操作序列，提出设计寻址入口与功能入口的方法来减少微程序ROM的深度；借鉴页式微程序管理的思想，提出页式微程序ROM设计来减少微程序ROM的位宽。优化设计之后，微程序控制器面积减少28．90％。     

嵌入式系统CRC循环冗余校验算法设计研究

介绍了CRC循环冗余校验基本原理及生成多项式表示,分别研究了嵌入式系统CRC 8 Dallas/MaxiM与CRC 16 iBM生成多项式及其硬件描述.以Ds18B20器件的ROMiD/sCRatChpaD数据校验及MODBus总线网络数据帧校验为例,通过对生成多项式及硬件描述的分析研究得出了基本比特型校验算法设计,在数学推导的基础上得出了其改进的比特型校验算法及单字节、半字节查表校验算法.为获得更高的校验速度,提出了一种基于块及多表的校验算法,比较了几种校验算法的ROM空间占用与校验处理速度.所设计的CRC校验程序为嵌入式系统数据的可靠传输提供了重要保证     

基于2级检测的脉冲噪声滤除算法

以图像结构和噪声的特征分析为基础,提出了一种新的脉冲噪声滤除算法. 算法在噪声检测阶段采用2级开关检测,即先以极值法进行初步检测,然后利用像素邻域的结构信息,并借助设定的阈值识别出该点的性质（信号点或噪声点）. 最后以滤波窗口内像素的灰度排序均值（ROM）替换噪声点的灰度值. 实验表明,本算法在滤除固定值脉冲噪声的同时可以有效地保护图像细节.     

基于CORDIC算法的正余弦函数FPGA实现

在传统CORDIC算法的基础上提出一种改进算法.通过在Matlab中搭建模型验证改进算法的正确性,该算法在不影响数据要求精度的条件下扩大了旋转角度范围,减小了所需的ROM存储空间,提高了运算速度,并在Altera公司的Cyclone系列芯片EP1C3T100C8上予以实现,仿真结果表明,该算法比传统算法具有计算角度范围大、运算速度高和低资源的优势.