基于DDS技术正弦波信号发生器的设计

介绍了直接数字频率合成（DDS）的原理,依据其基本原理提出一种基于单片机STC89C52控制直接数字频率合成芯片AD9851产生频率可调的正弦波信号发生器的电路设计。通过键盘输入所需频率值,单片机通过响应键盘中断将其输入频率转换为频率控制字,并将其写入AD9851。AD9851产生的正弦波信号经低通滤波得到纯正的正弦波信号,最后经过功率放大器输出至负载。经实验表明该系统可产生频率在1Hz～10MHz,精度为0.1Hz,峰值为5V的正弦波信号,且易于操纵,输出稳定。     

一种高精度正弦波信号电路的设计与实现

介绍了DDS(直接数字频率合成器)芯片AD7008的基本原理、内部结构及接口编程方式,并以其为核心,结合单片机AT89C52的灵活控制,设计了一种高精度正弦波信号的发生电路,给出了硬件接口电路和软件程序.     

基于ARM、DDS和蓝牙技术的信号发生器设计

提出了一种基于ARM、高精度直接数字频率合成器DDS和蓝牙技术的信号发生器的设计方案,在该方案中,ARM核心处理器通过蓝牙模块接收蓝牙终端发送的信号频率和相位控制字并将其发送到DDS模块,从而生成所需的正弦波信号。经测试,该系统能输出0⁴0 MHz频带内的正弦波和方波,可生成调频和调相等多种调制方式的调制信号,以及实现高速扫频功能。     

基于AD9954芯片的DDS频率合成器设计

本文介绍了直接数字频率合成（DDS）技术的基本原理和高性能直接数字频率合成芯片AD9954的特性和内部结构,并对采用AD9954芯片和单片机构成的频率合成器实现频率、幅度控制的原理进行了分析。     

应用DDS芯片AD9850实现跳频

介绍用自制小键盘 (4× 4 )输入所要求的输出频率值 ,用 89C51单片微机控制直接数字频率合成器 DDS实现跳频的过程 ,及单片微机控制系统的硬件结构、软件设计和采用 DDS专用芯片 AD9850实现跳频的方法     

基于DDS技术的正弦交流信号源的设计

以设计和实现可以进行功率输出的正弦波信号源为目的,提出了一种基于DDS技术,以单片机为控制核心、AD9850芯片为频率合成器的正弦交流电流信号源的设计方法。该正弦交流电流信号源可以产生频率稳定且频率范围为1～100Hz,电流幅值可调的正弦电流信号,具有一定的带负载和功率输出能力。该产品创造性地运用单片机向D/A写入电压控制字的方式间接控制和改变AD公司生产的AD603芯片对正弦波信号电压幅值的增益,实现对于同一负载输出交变电流的有效值可调节的功能,为同类信号源产品的功能改进开辟了新的思路。     

一种基于AD9959的频率合成器的设计

直接数字频率合成(Direct Digital Synthesizer,DDS)利用了全数字的结构,通过DAC把数字量的信号转换为模拟量的信号,从而合成所需的模拟频率。DDS拥有直接频率合成技术与间接式频率合成技术的优势。AD9959是一个内置了4个10 bit速度最高可达500 MS/s采样率的DAC的DDS芯片。以DDS原理为依据,采用AD9959芯片,以STC10L08XE单片机为MCU,设计了一种产生高频本振信号的频率合成器,有效应用在音频信号接收机中。     

基于SOPC和DDS技术的介电电泳芯片控制系统设计

介绍了一种利用SOPC和DDS技术控制介电电泳芯片的方案.通过FPGA的DSP开发工具DSP Builder对直接数字频率合成器(DDS)进行建模,在QuartusII软件中生成DDS IP核.以Altera公司的嵌入在FPGA(Cy-clonII EP2C35)中的RISC结构的CPU软核NiosII为基础,控制四相位DDS模块实现驱动行波介电电泳芯片所需的四相位正弦波频率、相位和幅度的数字预制和步进,使介电电泳芯片内形成行波介电电场,驱动生物粒子随行波作定向移动,达到分离不同生物粒子的目的.重点讨论了基于DSP Builder的DDS IP核设计,系统的软、硬件实现方法,并通过仿真分析证明了这种设计方法的正确性和实用性.     

基于AD9850的信号发生器的设计

直接数字合成(DDS)是一种重要的频率合成技术,具有分辨率高、频率变换快等优点,在雷达及通信等领域有着广泛的应用前景.系统采用AD9850(DDS)与AT89S52单片机相结合的方法,以AD9850为频率合成器,以单片机为进程控制和任务调度的核心,设计了一个信号发生器.实现了输出频率在10Hz～1MHz范围可调,输出信号频率稳定度优于10-3的正弦波、方波和三角波信号.正弦波信号的电压峰峰值Vopp能在0～5V范围内步进调节,步进间隔达到0.1V,所有输出信号无明显失真,且带负载能力强.     

基于FPGA的智能超声马达驱动信号源设计

针对超声马达独特的工作原理、特性及其驱动控制需要,设计了基于FPGA(现场可编程门阵列)的采用DDS(直接数字频率合成器)技术实现的超声马达驱动信号源.给出了DDS的核心部分及DDS与单片机的接口设计,两者都采用Altera公司FPGA芯片EPlK100实现.信号源输出两相正余弦波,且可数字控制频率及相位差.在时钟频率为60 MHz时,频率分辨率为0.447 Hz,最大输出频率为117 kHz,相位分辨率为1.406..文中给出了在MATLAB环境下得到的仿真波形.     

声光可调谐滤波器驱动系统设计

声光可调谐滤波器(AOTF)作为一种新型分光元件,其功能的实现可通过对驱动电压的调节来控制衍射光光强,特别是对于非共线型AOTF,通过控制超声波频率能获得更高的衍射效率。该文介绍了基于单片机(SCM)和直接数字频率合成器(DDS)的AOTF的驱动系统设计,该系统主要由信号源模块、功率放大模块及上位机模块3部分组成。单片机用来实现上、下位机的通信及对DDS的控制功能,通过调整频率控制字使DDS输出不同频率的正弦信号;功放模块通过三级级联方式,无需进行阻抗匹配设计,且频带范围宽,接近3个倍频程。该系统可实现单频和扫频两种工作方式,驱动频率为30~200 MHz,驱动功率可达33dBm,结构简单,稳定性好。     

基于FPGA的任意被形发生器设计写研究

在此基于DDS技术进行任意波形发生器的研制。以单片机为控制核心,采用FPGA芯片EP1C3T144C8,通过使用相位累加器和波形ROM等模块实现DDS功能,可产生正弦,方波,三角波与锯齿波等常规波形,而且能够产生任意波形,并通过键盘一一对应波形,从而满足研究的需要。最后给出系统产生的测试数据,并对影响频谱纯度的杂数与噪声产生的原因进行分析。     

DDS技术在SPWM信号产生系统IP核设计中的应用

提出了一种新的数字频率合成 (DDS)实现的方法 ,对传统的 DDS系统进行了改进 ,通过改变正弦波数据的取样时钟频率来改变正弦波的频率 ,而每个周期正弦波的采样点数固定不变 ,从而解决了传统 DDS生成正弦波波形精度随频率的增加而减小的问题 ,另外 ,通过在数控振荡器 (NCO)和正弦波查找表 (LUT)之间加入一个加减地址计数器 ,使得正弦波数据存储器 ROM减小到原来的 1 /4。仿真和 FPGA测试结果验证了设计的正确性。     

一种用于铷频标的紧凑型直接数字频率合成器

研发了高精度铷频标芯片SoC实现中应用的一种紧凑型直接数字频率合成器（DDFS) . 为了减小芯片面积和降低功耗,采用正弦对称技术、modified Sunderland 技术、正弦相位差技术、四线逼近技术以及量化和误差ROM技术对相位转正弦的映射数据进行了压缩. 利用这些技术,ROM尺寸压缩了98%. 采用标准0.35μm CMOS工艺,一个具有32位相位存储深度和10位DAC的紧凑型DDFS流片成功,其核心面积为1.6mm2. 在3.3V电源下,该芯片的功耗为167mW, 无杂散动态范围（SFDR）为61dB.     

一种正弦信号发生器的设计

设计一个以单片机和FPGA为核心,基于DDSAD9851的正弦信号发生器,能在100Hz-15MHz频率范围可调。通过AGC、幅度控制、调制电路、功率放大等模块实现AM、FM、ASK、FSK、PSK多种调制功能。同时FPGA实现直接频率合成技术,产生基波信号,控制AD9851产生载波信号。用户通过按键选择系统输出调制方式,操作简单。     

基于单片机的直接数字频率合成器的设计

直接数字频率合成具有一系列优点,如频率切换速度快、频率分辨力高、频率和相位易于控制等。DDFS可以产生各种所需要的波形。根据直接数字频率合成的原理,利用80C51单片机、数/模转换器DAC0832以及一些外围电路设计了一种正弦波发生器。该系统电路设计简单、频率控制灵活,具有良好的实用性和可扩展性,不仅可用于正弦波的发生,还可根据存储器中存放的不同波形数据,输出其他波形。     

基于AD9851的正弦信号发生器设计

基于直接数字频率合成（DDS）原理,采用AD9851型DDS器件设计一个正弦信号发生器,实现50Hz-15MHz范围内的正弦波输出,同时通过对器件的控制编程与相关的简单外部电路切换产生各种调制信号。通过自动增益控制（AGC）和功率放大,在50Q负载的情况下,该正弦信号发生器在100Hz～10MHz范围内输出稳定正弦波,电压峰峰值为0—5V±0．3V。     

一种用于铷频标的紧凑型直接数字频率合成器

研发了高精度铷频标芯片SoC实现中应用的一种紧凑型直接数字频率合成器(DDFS).为了减小芯片面积和降低功耗,采用正弦对称技术、modified Sunderland技术、正弦相位差技术、四线逼近技术以及量化和误差ROM技术对相位转正弦的映射数据进行了压缩.利用这些技术,ROM尺寸压缩了98%.采用标准0.35μm CMOS工艺,一个具有32位相位存储深度和10位DAC的紧凑型DDFS流片成功,其核心面积为1.6mm2.在3.3V电源下,该芯片的功耗为167mW,无杂散动态范围(SFDR)为61dB.     

Direct digital frequency synthesizers with polynomial hyperfolding technique

A new approach to design the phase to sine mapper of a direct digital frequency synthesizer (DDFS) is presented. The proposed technique uses an optimized polynomial expansion of sine and cosine functions to achieve either a 60-dBc spurious free dynamic range (SFDR), with a second-order polynomial, or a 80-dBc SFDR, with third-order polynomials. Polynomial computation is done by using new canonical-signed-digit (CSD) hyperfolding technique. This approach exploits all the symmetries of polynomials parallel computation and uses CSD encoding to minimize hardware complexity. CSD hyperfolding technique is also presented in the paper. The performances of new DDFS compares favorably with circuits designed using state-of-the-art Cordic algorithm technique.