一款集成驱动放大器的低变频损耗混频器设计

采用0.5μm GaAs工艺设计并制造了一款单片集成驱动放大器的低变频损耗混频器.电路主要包括混频部分、巴伦和驱动放大器3个模块.混频器的射频(RF)、本振(LO)频率为4～7 GHz,中频(IF)带宽为DC～2.5 GHz,芯片变频损耗小于7 dB,本振到射频隔离度大于35 dB,本振到中频隔离度大于27 dB.1 dB压缩点输入功率大于11 dBm,输入三阶交调点大于20 dBm.该混频器单片集成一款驱动放大器,解决了无源混频器要求大本振功率的问题,变频功能由串联二极管环实现,巴伦采用螺旋式结构,在实现超低变频损耗和良好隔离度的同时,保持了较小的芯片面积.整体芯片面积为1.1 mm×1.2 mm.     

宽带混频器的优化设计

采用0.25μm GaAs赝配高电子迁移率晶体管(PHEMT)工艺设计并实现了一款单片宽带混频器.该混频器采用双平衡混频器结构,以串联的两个漏源相连的PHEMT作为环形二极管电桥中的二极管以提升混频器线性度.本振巴伦和射频巴伦均采用螺旋线式Marchand巴伦,为降低巴伦的幅度及相位不平衡度,采用遗传算法对巴伦的几何参数进行了优化设计.该混频器电路采用0.25 μm GaAs PHEMT工艺实现,芯片面积为1.5mm×1.1 mm.测试结果表明,当本振功率为20 dBm时,变频损耗小于7 dB,输入三阶交调点ⅡP3大于22 dBm.本振端口到射频端口和中频端口的隔离度均大于30 dB.     

基于LTCC技术的C频段星载接收机混频器

利用低温共烧陶瓷(LowTemperature Co-fired Ceramic,简称LTCC)技术,设计制作了一种可应用于C频段星载接收机的双平衡混频器。该混频器将射频和本振巴伦等无源器件集成在多层LTCC基板内,实现了电路的小型化、高集成度和高可靠性。测试表明,当射频输入为5.925～6.425GHz、本振频率为2.225GHz、中频输出频率为3.7～4.2GHz时,混频器的变频损耗≤9.3dB,P1dB为5.7dBm,本振到射频和本振到中频的隔离度分别为39.44dB和35.58dB。混频器的尺寸为40×22×1.92mm3。     

一种高线性无源双平衡混频器

设计了一种适用于1.0～2.0 GHz的高线性下变频混频器。电路设计采用了无源双平衡结构,片内集成宽带巴伦、限幅本振放大器、混频核和偏置电路。为了提高混频器的线性度,在对无源双平衡的结构进行分析的基础上,折中选择混频核的晶体管尺寸,并优化了本振放大器输出信号的幅值及上升时间。基于0.35μm BiCMOS工艺进行了设计仿真,芯片面积为0.9 mm×1.8 mm。流片测试结果表明:射频频率1.0～2.0 GHz,对应本振频率1.0～2.0 GHz,最佳本振输入功率为0 dBm,转换增益大于-7.0 dB,射频输入三阶交调大于25 dBm,混频器工作电压为3.3 V,功耗为112 mW。该高线性无源双平衡混频器可满足工程应用。     

GaAs MMIC宽带双平衡混频器的研制

采用GaAs肖特基二极管工艺,设计并制造了一款宽带无源双平衡混频器,射频、本振频率为1.5～3.7 GHz,变频损耗小于10 dB,本振到射频隔离度大于35 dB,中频带宽DC～0.8 GHz.该混频器采用了环形二极管和螺旋式巴伦结构,在获得良好的变频损耗与隔离度的同时,显著减小了芯片面积,整体芯片尺寸为1.2 mm × 1.2 mm.     

一种基于0.18μm SiGe BiCMOS工艺的高线性混频器

设计了一种低本振驱动的高线性混频器,重点关注混频器的线性度性能和本振驱动功率问题.混频器的核心电路结构包含比较器,本振驱动器,双平衡无源混频器和带隙基准电路.为了提供本振信号通路的单端转差分功能,以及减小混频器对本振驱动功率的要求,引入比较器和本振驱动器,并采用双平衡无源混频器提供良好的线性度.采用0.18μm的SiGe双极兼容互补金属氧化物半导体(BiCMOS)工艺,同时支持上变频和下变频功能.实测结果表明,射频端口可覆盖6～18 GHz频段的信号,中频端口可覆盖0～6 GHz频段的信号;下变频时和上变频时的变频损耗典型值分别为-10.0 dB和-9.8 dB;IIP3在工作频段内的最大值分别为23.0 dBm和23.4 dBm;功耗为500 mW.在实现高线性度混频器的基础上,减小了输入本振功率的需求,提高了高线性混频器的实用性.     

一种高线性短波宽带混频器的设计

采用双平衡场效应管结构和阻抗匹配技术设计了一种适用于短波宽带接收机的高线性混频器,通过调整场效应管的沟道宽度和偏置电压优化了混频器的性能指标.该混频器射频输入频率为1.5～ 30 MHz,本振输入频率为71.5～100MHz,中频输出频率为70 MHz.测试结果表明:输入三阶截点高于40 dBm,变频损耗小于7dB,1 dB压缩点高于12 dBm,单边带噪声系数小于7dB.     

一款GaAs PHEMT超宽带无源双平衡混频器MMIC

混频器是微波系统关键部件之一.微波通信系统的宽带化和小型化发展趋势对混频器性能提出更高要求.基于GaAs赝配高电子迁移率晶体管(PHEMT)工艺设计了一款超宽带无源双平衡混频器单片微波集成电路(MMIC).该混频器采用环形肖特基二极管结构和两个新颖的螺旋式平行耦合微带线巴伦结构,大大提高了混频器工作带宽,减小了芯片尺寸,提高了本振(LO)到射频(RF)端口的隔离度.在片探针测试结果显示该芯片在上、下变频模式下RF和LO工作频率均为2～ 22 GHz,中频工作频率为0～4 GHz,变频损耗≤11.5 dB,LO到RF端口隔离度≥37 dB,LO输入功率为15 dBm.芯片尺寸为1.7 mm×1.0 mm.     

基于新型超宽带平面巴伦的双平衡混频器

首次基于新型超宽带平面巴伦,设计了工作于超宽带(3.1¹0.6GHz)频段的二极管双平衡混频器。微带到槽线过渡巴伦具有高通性质,可以阻断直流和中频分量,而微带到共面带线(CPS)过渡巴伦可以提供中频和直流回路,二者与交叉二极管对一起构成平面超宽带双平衡混频器。同时,可在中频端口串接宽阻带低通滤波器,进一步改善射频(RF)和本振(LO)端口到中频(IF)端口的隔离度。根据测试结果,当射频和本振信号工作于3.110.6GHz)频段的二极管双平衡混频器。微带到槽线过渡巴伦具有高通性质,可以阻断直流和中频分量,而微带到共面带线(CPS)过渡巴伦可以提供中频和直流回路,二者与交叉二极管对一起构成平面超宽带双平衡混频器。同时,可在中频端口串接宽阻带低通滤波器,进一步改善射频(RF)和本振(LO)端口到中频(IF)端口的隔离度。根据测试结果,当射频和本振信号工作于3.1¹0.6GHz,中频在DC10.6GHz,中频在DC¹00MHz时,变频损耗小于13dB,三个端口之间的隔离度大于25dB。     

一种K波段高增益低噪声折叠式双平衡混频器

基于130 nm RF CMOS工艺,设计了一种适用于K波段的高增益低噪声折叠式下变频混频器。采用折叠式双平衡电路结构,混频器的跨导级和开关级可以在不同的偏置条件下工作,为优化两级的噪声提供了极大的自由度。采用电流复用技术,混频器的转换增益和噪声系数得以显著改善。后仿真结果表明,该混频器在本振功率为-3 dBm时,实现了27.8 dB的转换增益和7.36 dB的噪声系数。在射频信号为24 GHz处的输入1 dB压缩点P1dB为-18.8 dBm,本振端口对射频端口的隔离度大于60.2 dB。该电路工作于1.5 V的电源电压,总直流电流为12 mA,功耗为18 mW。该混频器以适中的功耗获得了极高的整体性能,适用于低功耗、低噪声24 GHz雷达接收机。     

新型高性能的高频信号发生器

介绍一种性能优良的高频信号发生器,对其产生信号的频率、占空比等技术指标进行了分析讨论,给出了它在电子技术中相应的典型应用实例,它产生的信号波形清晰、频率、相位和幅度稳定,失真度低,性价比高,具有较高的实用价值。     

一种高效的大功率宽带整流电路

提出了一种由π型匹配枝节、整流二极管、直通滤波器组成的高效大功率宽带整流电路。采用2只HSMS-282P肖特基二极管桥设计单级倍压整流电路,使电路在整流效率不下降的情况下提升输入的功率容量;采用π型匹配枝节实现阻抗匹配,使电路具有宽频特性,同时其并联短路枝节可以作为输入滤波器,实现小型化和整流效率的提高。直通滤波器用于抑制基频和二极管非线性产生的高次谐波,以提高整流效率。实测结果表示：在2.05~2.6 GHz带宽内整流效率大于60%;在2.45 GHz工作频率和35 dBm输入功率下,整流电路在330 Ω负载上获得70%的整流效率。该整流电路具有整流效率高、功率容量大、频带宽的特性,可为工程人员设计大功率微波整流电路提供设计指导。     

Pseudospark switches for high repetition rates and high currentapplications

The state-of-the-art of pseudospark switch (PSS) development is reported. In addition to the replacement of thyratrons for high power applications in TE-gas-discharge lasers, PSSs have been tested at high repetition rates up to 2 kHz. In order to minimize the erosion rate and to reduce total switch inductance, multichannel PSSs with various geometrical configurations have been investigated: linear, coaxial, and radial arrangements of the parallel discharge channels. All three configurations possess distinct advantages in pulsed power technology, i.e. linear systems fit well into striplines. Beyond this, PSSs gain increasing importance in high current devices like fast pinches, plasma foci, or powerful modulators, i.e. for magnetoforming. A single-channel switch for hold-off voltages up to 30 kV at peak currents of ≈100 kA has been tested for a damped sinusoidal pulse of a 5 μs duration at a repetition rate of up to 0.2 Hz, with and without electrode cooling     

A high performances CMOS CCII and high frequency applications

In this paper, we propose an improved translinear based CCII configuration. Heuristic algorithm is used for optimal sizing regarding static and dynamic performances. PSPICE simulations for AMS 0.35 μm CMOS technology show that the current and voltage bandwidths are respectively 2.6 GHz and 3.9 GHz, and the parasitic resistance at port X (R _X ) has a value of 18 Ω for a control current of 100 μA. The improved configuration is used as a building block into high frequency design applications: a current controlled oscillator and a tunable fully integrable band pass filter. The oscillator frequency can be tuned in the range of [290–475 MHz] by a simple variation of a DC current. The central frequency of the band pass filter can be varied in the range of [1.22–1.56 GHz] and the quality factor vary in the range [8–306] with a simple variation of a DC current.     

New high power, high performance power converter systems

A new, high performance, low cost power converter system architecture is proposed. The system consists of a main converter and a multifunctional load conditioner. The main converter deals with most of the power flow running at a low switching frequency. The load conditioner is designed at a much lower power level running at a high-switching frequency. The load conditioner can (1) act like a current source and inject harmonic currents required by the load; (2) act like an active resistor to provide damping to the main converter; and (3) for three-phase inverters, decouple the coupling sources in the main inverter model in the rotating coordinates to make the control loop design for the main inverter much easier. The concept has been proved by simulation and experimental results on a 150 kW high performance three-phase utility power supply prototype. The proposed system configuration can be used in high power DC-DC converters, inverters, PFC and UPS applications     

高度集成、功能丰富的32位MCU满足了消费电子和网络安全应用的需求

最近面市的32位MCU具有包括闪存、ADC和其他功能在内的一整套集成外设,而且处理能力也得到了增强.这些新型的MCU为家电应用、消费电子产品和网络安全应用提供了高性能、低成本的解决方案.     

一种高集成高空间分辨率220 GHz检波器

本文设计了一种高集成检波器,其包含贴片天线、匹配电路、肖特基二极管和透镜。在中芯国际130nm工艺下将天线、匹配电路、肖特基二极管集成到一个芯片上,检波器的集成度相比于分离式有了明显的提高。为增强片上天线的方向性,进行了带有空气腔的尼龙透镜的设计和优化。透镜上的空气腔不但提供了组装空间而且减小了透镜体积。通过测试,天线在220 GHz辐射增益为22 dB,其中透镜贡献约为20dB。检波器测试得到的响应率可达到130-150V/W,对应的等效噪声功率（NEP）估算为400-460 。     

一种用于大功率音频功放的高稳定性LDO

设计了一种用于大功率音频功放的高稳定性低压差线性稳压器(LDO),对其电路结构和工作原理进行了分析,重点讨论了上电预充模块、环路稳定性及电源抑制能力。采用0.18μm 1P4M BCDMOS工艺,不同工艺角下,Cadence Spectre仿真表明,LDO的温度系数小于47.45 ppm/℃,瞬态响应最大变化量为50 mV,电源抑制大于71 dB@1 kHz,工作电压范围5 V~24 V,输出电压值为3.3 V;tt(渡越时间)模型下,工作电压为18 V 时,对大功率音频功放进行系统仿真,LDO 表现出约为30μs的启动时间,其输出电压值能很好地跟踪负载电流的变化。     

Robustness aware high performance high fan-in domino OR logic design

A novel technique using a keeper with a simultaneous low supply voltage and low body voltage is proposed to improve the overall performance of high fan-in OR gates without modifying the physical dimensions of the keeper. Simulation results of a 16-input domino OR gate using 45 nm CMOS technology show that the proposed technique could trade off between a high power/speed efficient operation and the robustness to noise effectively.Also, a Monte Carlo analysis indicates that the proposed domino OR gate is more robust to parameter variation compared to a conventional domino OR gate.