一种QPSK信号生成装置的设计与实现

卫星导航系统中上行发射设备为卫星提供高可靠性数传和高精度测距信号,同时也是检验接收机的重要手段。采用QPSK数字正交调制、FPGA计算数据截位设计和远程加载设计;针对传统DDS芯片模拟多普勒其调整精度和效率受限制,且硬件复杂等问题,采用FPGA片内两级DDS级联设计产生高精度动态时钟;采用软件无线电思想,设计了一种涵盖多频段通用QPSK信号生成装置的总体架构,采用标准PXI机箱结构,实现模块化和通用化设计;详细描述了核心板卡通用基带信号产生单元的软、硬件设计和部分关键技术设计。测试结果表明,信号时延稳定度优于0.3 ns,电文注入无误码,信号输出质量满足应用需求。     

基于DDS的动态多普勒模拟器的设计与应用

在航天测控领域中,测控系统的动态捕获、跟踪性能和测量精度是非常重要的因素,为检测测控雷达的动态捕获、跟踪性能和测量精度,对直接数字频率合成技术进行了分析,提出基于DDS的动态多普勒模拟器的设计方案,产生70MHz为中心的高精度准确度的频率,达到对测控雷达中频单元动态测试的目的,此设计在工程中的应用效果良好。     

直接数字频率合成器(DDS)应用的频率规划

DDS基本知识与频率规划的意义 DDS被定义为是一种由固定频率参考时钟源产生正弦波的数字技术。需要注意的是,参考时钟源的动态性能会直接影响到DDS的输出频谱。DDS有如下优点：     

一种高精度直接数字频率合成方法

利用卫星导航(Global Navigation Satellite System,GNSS)模块输出的秒脉冲信号,快速修正现场可编程逻辑阵列(Field Programable Gate Array,FPGA)芯片内部实现的直接数字频率合成(Direct Digital System,DDS)逻辑模块的频率控制字,并采用倒π型电阻网络对DDS模块输出的数字频率进行数模转换(Digital/anolog,D/A)转换,产生最终的高精度模拟频率。实测数据表明这种方法产生的频率不受晶振漂移的影响,能够达到较高的频率准确度,并且利用FPGA的灵活性,可以同时产生多路频率信号,应用方便、成本低廉。     

非理想DDS输出信号分析及滤波处理

直接数字频率合成(DDS)技术广泛应用于可变时钟发生电路中,文中介绍了直接数字频率合成(DDS)技术的基本原理和非理想情况下DDS输出频谱结构,然后分析了工程实际中杂散对时钟信号的影响,最后解释了以滤波器和锁相环(PLL)改善输出时钟信号质量的原理,并给出了实验结果。     

基于PXI总线的定时同步控制器设计与实现

目前多通道、分布式自动测试系统集成领域对同步测量精度要求日益增高,而PXI总线在同步方面具有明显优势。本文利用PXI总线本地触发线和星形触发线两种同步方式,设计了一款控制器,能够生成具有50ppb高度稳定性的OCXO PXI系统参考时钟,生成高精度1M^105M的DDS时钟,实现星形触发线间延时皮秒级,为基于PXI总线构建的自动测试系统实现高精度同步提供有力支撑。     

DDS技术在SPWM信号产生系统IP核设计中的应用

提出了一种新的数字频率合成 (DDS)实现的方法 ,对传统的 DDS系统进行了改进 ,通过改变正弦波数据的取样时钟频率来改变正弦波的频率 ,而每个周期正弦波的采样点数固定不变 ,从而解决了传统 DDS生成正弦波波形精度随频率的增加而减小的问题 ,另外 ,通过在数控振荡器 (NCO)和正弦波查找表 (LUT)之间加入一个加减地址计数器 ,使得正弦波数据存储器 ROM减小到原来的 1 /4。仿真和 FPGA测试结果验证了设计的正确性。     

基于改进Scaling-Free CORDIC算法的DDS

直接数字频率合成器(Direct Digital Synthesizer,DDS)在现代数字通信系统中有非常重要的应用。基于CORDIC算法的DDS在高速、高精度信号源领域已得到广泛应用,但传统的CORDIC算法存在迭代次数多、硬件消耗资源大、缩放因子补偿误差等问题。文章提出固定角度的传统迭代预旋转和分段双步SF(Scaling-Free)CORDIC算法旋转方式,有效减少了算法的迭代次数,并且采用区间映射将收敛区间扩展到[0,2π]。结果表明,该算法在保持高计算精度的同时减少了迭代次数和面积消耗。基于此算法的DDS产生的正交信号具有精度高、噪声低、线性度好等优点。     

基于ML2035低频正弦信号发生器的设计

在电子和通信产品中往往需要高精度的正弦信号,而传统的正弦信号发生器在输出低频时往往频率稳定度和精度等指标都不高。而Micro Linear公司的ML2035是一款运用直接数字合成技术(DDS)研制的正弦信号发生器,它可以在几乎不需要外部微处理器和其他外围器件的条件下,产生从0~25 kHz的正弦信号,通过外接晶振作为时钟输入,通过74LS20产生16位频率控制字来控制ML2035的频率输出。因此利用此芯片设计了100 Hz低频正弦信号发生器电路,可以简化设计,提高正弦信号的精度和稳定度。     

DDS技术在ⅤⅪ总线误码仪模块中的应用

本文介绍了运用直接数字频率合成(DDS)技术产生50Hz-2.048MHz连续时钟源的设计方案.该设计已应用在ⅤⅪ总线误码仪模块设计中,并取得了理想结果,各项指标能够满足ⅤⅪ总线误码仪模块的技术要求.     

An ultra-high-speed direct digital synthesizer with nonlinear DAC and wave correction ROM

This paper presents a novel direct digital synthesizer (DDS) architecture combining Nonlinear DAC with a small-sized wave-correction-ROM (WCR), which achieves both high operating speed and accuracy. A 6?GHz 8-bit DDS chip based on the proposed architecture is designed and fabricated in a 60?GHz GaAs HBT technology. The major blocks of the DDS MMIC based on ECL logic includes an 8-bit pipelined accumulator, an 8?×?8?×?3-bit WCR, two combined digital-to-analog converters (DACs) and an analog Gilbert Cell for sine-wave generation, a 3-to-7 thermometer coder, digital logic gates and registers. A method of using a series of RC networks to terminate the clock tree together with a pot-layout simulation scheme is developed to maintain the clock tree signal integrity. The DDS chip is tested using an on-wafer measurement approach. The measured spurious free dynamic range (SFDR) is 33.96 dBc with a 2.367?GHz output using a 6?GHz maximum clock frequency. The measurement also shows an average SFDR of 37.5 dBc and the worst case SFDR of 31.4 dBc (FCW?=?112) within the entire Nyquist band under a 5?GHz clock. The chip occupies 2.4?×?2?mm² of area and consumes a 3.27?W of power from a single ?4.6?V power supply.     

基于DDS的探地雷达信号源研制

阐述了国内外冰川探测雷达的发展,以及DDS在探地雷达中的应用发展。介绍了信号源器件选型原则和ADI公司的DDS芯片显著特点,列出了甚高频(VHF)机载探地雷达系统对信号源的参数要求,并利用ADI公司的DDS芯片设计制作了100 MHz～150MHz宽带信号源和175 MHz高速采样时钟模块。设计了不同波形输出的控制软件,给出了对应的软件流程。对实验测试结果进行了描述并给出了进一步改进系统性能的方法。     

DDS在基准时钟中的应用

介绍了基准时钟的系统设计及工作原理。分析提出了基准时钟对DDS的基本要求,选定了AD9852DDS芯片。描述了AD9852的功能特性及其在基准时钟中的应用,重点分析了AD9852系统时钟的选取对输出杂散的影响。     

基于DDS+PLL技术的高频时钟发生器

针对直接数字频率合成(DDS)和集成锁相环(PLL)技术的特性，提出了一种新的DDS激励PLL系统频率合成时钟发生嚣方案。分析了频率合成系统相位噪声和杂散抑制的方法，介绍了主要器件AD9854和ADF4106的性能。     

A 12 GHz 1.9 W Direct Digital Synthesizer MMIC Implemented in 0.18 $mu$m SiGe BiCMOS Technology

This paper presents a 12 GHz direct digital synthesizer (DDS) MMIC with 9-bit phase and 8-bit amplitude resolution implemented in a 0.18 mum SiGe BiCMOS technology. Composed of a 9-bit pipeline accumulator and an 8-bit sine-weighted current-steering DAC, the DDS is capable of synthesizing sinusoidal waveforms up to 5.93 GHz. The maximum clock frequency of the DDS MMIC is measured as 11.9 GHz at the Nyquist output and 12.3 GHz at 2.31 GHz output. The spurious-free dynamic range (SFDR) of the DDS, measured at Nyquist output with an 11.9 GHz clock, is 22 dBc. The power consumption of the DDS MMIC measured at a 12 GHz clock input is 1.9 W with dual power supplies of 3.3 V/4 V. The DDS thus achieves a record-high power efficiency figure of merit (FOM) of 6.3 GHz/W. With more than 9600 transistors, the active area of the MMIC is only 2.5 x 0.7 mm². The chip was measured in packaged prototypes using 48-pin ceramic LCC packages.     

基于AD9858的快速捷变频频率合成器的设计

选用内部时钟可达1GHz的高性能直接数字合成频率源DDS芯片AD9858作为核心器件设计频率合成器，采用DDS DSP SAWO的设计方案，设计成功905MHz低相噪、高稳定度的声表面波振荡器为AD9858提供参考时钟，整个系统采用高性能的DSP作为控制电路。文中详细阐述了AD9858芯片的主要性能及其在快速捷变频频率合成器设计中的应用方法。     

A direct digital synthesizer with an on-chip D/A-converter

A direct digital synthesizer (DDS) with an on-chip D/A converter is designed and processed in a 0.8 μm BiCMOS. The on-chip D/A converter avoids delays and line loading caused by interchip connections. At the 150 MHz clock frequency, the spurious free dynamic range (SFDR) is better than 60 dBc at low synthesized frequencies, decreasing to 52 dBc worst case at high synthesized frequencies in the output frequency band (0-75 MHz). The DDS covers a bandwidth from DC to 75 MHz in steps of 0.0349 Hz with the frequency switching speed of 140 ns. The chip has a complexity of 19100 transistors with a die/core area of 12.2/3.9 mm². The power dissipation is 0.6 W at 150 MHz at 5 V. The maximum operating clock frequency of the chip is 170 MHz     

基于DSP控制的直接数字频率合成器的实现

系统地介绍了一种低杂散、低相位噪声、快速捷变频频率合成器的实现途径。提出了使用TMS320VC5409高速DSP作为控制电路，由DDS芯片AD9858构成宽带、低相噪、低功耗数字频率合成器的方案。详细阐述了AD公司最新的内部时钟可达1GHz的高性能DDS芯片AD9858的主要性能及其在快速捷变频频率合成器设计中的应用方法。给出了具体的超宽带应用电路和最终的测试结果，并对如何提高DDS频谱纯度进行了探讨。该数字频率合成器通过编程可方便地实现单点频、线性调频和调相功能，经过实际应用达到了比较满意的效果。     

基于DSP和DDS的高精度频率信号源实现

介绍了一种基于DSP和DDS的高精度频率信号源的软硬件实现方案。利用DSP芯片TMS320VC5402控制DDS芯片AD9852，可以产生一个分辨率高、转换速度快、输出频谱纯的信号，且具有调幅、调相、线性及非线性调频功能。文中主要介绍了AD9852与DSP的硬件接口设计、整个系统的软件编程及设计中的一些注意事项。     

一种宽带信号发生器的设计与实现

以高性能直接数字频率合成DDS芯片AD9858作为核心器件设计信号发生器。采用时钟芯片LMX2531实现了1 GHz参考时钟电路的设计,利用滤波器组的设计方案,有效地抑制了输出信号的高次谐波分量,应用高性能运算放大器增强了信号发生器的输出驱动能力,并实现了信号幅度的可程控性。整个系统使用ARM7芯片LPC2132作为控制电路,并详细阐述了时钟电路、滤波器组以及控制电路的设计。