基于AltiVec技术的PowerPC处理器矢量运算性能测试

基于AltiVec技术的PowerPC处理器,在很多嵌入式信号处理领域已经取代传统的DSP处理器成为信号处理器件的首选;了评估基于AltiVec技术的PowerPC处理器的矢量运算性能和信号处理能力,选取MPC8641D处理器为硬件测试平台,采用符合VSIPL标准的VSI/Pro Core矢量库和ixlibsav矢量库,通过测试复乘和FFT典型算法不同类型的运算时间,对AltiVec处理单元的矢量运算性能进行了测试评估;过对测试结果的分析,基于AltiVec技术的PowerPC处理器具备强大的矢量运算处理性能,可以满足嵌入式数字信号处理技术对高性能处理器的需求.     

类比推理协处理器中的流水线技术

流水线是提高当代处理器性能的最重要技术，转移指令的处理策略直接影响流水线效率。文中讨论了类比推理协处理体系结构中采用的流流水线 及转移指令处理策略，它是使该系统处理类比推理问题的速度比通用处理器快一个数量级以上的重要因素之一。     

基于RISC-V参数化超标量处理器的优化设计

为解决嵌入式领域对处理器不同性能面积的需求,以及对重排序缓冲区阻塞,保留站派遣长短周期指令时导致的吞吐率不平衡及堵塞问题,设计并优化了一种简便配置的参数化流水线超标量处理器.通过定制化流水线中的分支预测,缓存与运算单元,将RISC-V指令划分5大类处理,对不同周期的执行单元采用级联与并行的混合分布方式,将充当排序缓存中...     

一种针对短循环的跳转隐藏技术

手持移动应用等嵌入式应用的广泛普及,对嵌入式系统及其核心部件—嵌入式处理器的成本、性能和功耗都提出了苛刻的要求,但是现有技术无法或者很难在低成本下,提高流水线嵌入式处理器的性能。论文提出了一种跳转隐藏技术,它针对嵌入式应用中大量出现且占据大部分执行时间的短循环结构,通过“隐藏”跳转指令,增强流水线效率。分析表明,该方法可以在较小的硬件代价下有效地提高短循环的执行效率,从而进一步满足嵌入式应用对嵌入式系统及其核心部件嵌入式处理器的需要。     

使用异类处理器实现H.264算法

嵌入式多媒体设备要求具有更高的处理能力、极低的功耗,以延长电池供电设备的工作时间.提高CPU的工作频率或者增加CPU内并行的工作单元可提高CPU处理能力,但相同工艺下更高的频率要求更高的工作电压和更大的功耗,并行的工作单元只能利用局部指令的并行性,一些单元得不到充分利用,造成功耗的浪费.使用不同类型的处理器并行工作,充分发挥各个CPU的处理优势,可有效降低多媒体设备的功耗.     

静态超标量MCU-DSP内核的Load先行访存调度

针对嵌入式控制与数字信号处理混合应用领域,建立了一种基于MCU-DSP融合架构处理器的Load先行机制.该内核使用静态超标量技术,拥有整数、存取、循环三条流水线,并采用特殊的四级流水.在存取流水线中,Load先行机制通过动态调度指令的访存顺序,实现了Load指令对Store指令的先行,提前了整数流水线中运算操作数的准备,加快了流水线的处理速度.     

使用异类处理器实现H.264算法

嵌入式多媒体设备要求具有更高的处理能力、极低的功耗,以延长电池供电设备的工作时间。提高CPU的工作频率或者增加CPU内并行的工作单元可提高CPU处理能力,但相同工艺下更高的频率要求更高的工作电压和更大的功耗,并行的工作单元只能利用局部指令的并行性,一些单元得不到充分利用,造成功耗的浪费。使用不同类型的处理器并行工作,充分发挥各个CPU的处理优势,可有效降低多媒体设备的功耗。     

一种向分支指令后插入冗余指令的容错微结构

随着深亚微米工艺的广泛应用,瞬态故障已成为芯片失效的主要原因.文中提出了一种向分支指令后插入冗余指令的容错微结构,利用分支误预测浪费的处理带宽,降低了冗余执行导致的性能损失.实验结果表明,该技术的性能损失在6%～31%之间,平均为21%,明显低于MBI技术而和DIE技术的性能损失相当.该技术能够检测流水线上各阶段发生的瞬态故障并能恢复处理器状态,故障检测延时短,需要的硬件开销也较小,非常适合提高带有简单预测机制的嵌入式微处理器的容错能力.     

以访存为中心的阵列众核处理器核心流水线设计

传统的流水线设计是以转移指令为中心的,大量逻辑资源被用于提高处理器转移预测的能力,以保证向流水线发射和执行部件提供充足的指令流。在阵列众核处理器中提出了一种以访存为中心的核心流水线设计。通过提高访存装载指令在流水线中的执行优先级,以及访存装载指令的预测执行机制,可以有效减少顺序流水线因访存延迟所带来的停顿,提高流水线性能和能效比。测试结果表明,以4KB容量的装载指令访存地址表为例,访存为中心的流水线设计可以带来8.6%的流水线性能提升和7%的流水线能效比提高。     

基于FPGA流水线RISC微处理器的设计

文章介绍了基于FPGA的流水线RISC微处理器的设计,包括关键模块设计和流水线设计.所设计的微处理器主要由ALU,译码单元,取指逻辑,寄存器堆,指令存储器,数据存储器等关键模块组成,其指令和数据长度都为32位,采用三种寻址方式.通过对关键模块的时序分析,设计合理的流水线.文章着重分析了因流水线产生的相关性问题.并采用旁路技术(Forwarding)和硬件"猜测法"加以解决.综合和功能仿真结果表明该RISC处理器达到了设计要求,其最高时钟频率达到74.59MHz.     

基于AltiVec技术的短向量单元双发射策略的研究

Alti Vec技术是Motorola为了在其PowerPC架构的通用处理器上实现多媒体处理功能而采用的短向量技术,Longtium R微处理器是西北工业大学航空微电子中心自主研发的高性能32位PowerPC架构微处理器;提出了一种利用Tomasulo算法实现支持Alti Vec技术的短向量双发射调度机制,研究了该短向量的发射策略,重命名寄存器和保留站的设计等,并进行了仿真;结果显示,该双发射短向量单元的IPC平均可达1.2,提高了指令的并行执行效率。     

支持AltiVec技术的可分裂式加法器研究与设计

AltiVec技术是PowerPC体系结构处理器采用的多媒体向量处理技术。研究和设计了支持该技术的128位可分裂式加法器。该加法器可分裂实现16个字节、8个半字、4个字的并行加法操作。从时序、面积以及验证的复杂度等方面对三种设计方法进行了分析比较。     

"龙腾R2"微处理器精确中断优化实现

介绍了"龙腾R2"微处理器精确中断的实现方法,详细讨论了备份缓冲区精确中断优化方法和中断指令缓冲区中断响应机制.在"龙腾R2"微处理器上的实验结果表明,采用备份缓冲区和中断指令缓冲区的精确中断方法在不影响微处理器速度的情况下,中断响应速度是原来的3.5倍,中断返回速度是原来的2.6倍.     

Compilation Techniques for Multimedia Processors

The huge processing power needed by multimedia applications has led to multimedia extensions in the instruction set of microprocessors which exploit subword parallelism. Examples of these extended instruction sets are the Visual Instruction Set of the UltraSPARC processor, the AltiVec instruction set of the PowerPC processor, the MMX and ISS extensions of the Pentium processors, and the MAX-2 instruction set of the HP PA-RISC processor. Currently, these extensions can only be used by programs written in assembly language, through system libraries or by calling specialized macros in a high-level language. Therefore, these instructions are not used by most applications. We propose two code generation techniques to produce native code using these multimedia extensions for programs written in a high-level language: classical vectorization and vectorization by unrolling. Vectorization by unrolling is simpler than classical vectorization since data dependence analysis is reduced to acyclic control flow graph analysis. Furthermore, we address the problem of unaligned memory accesses. This can be handled by both static analysis and dynamic runtime checking. Preliminary experimental results for a code generator for the UltraSPARC VIS instruction set show that speedups of up to a factor of 4.8 are possible, and that vectorization by unrolling is much simpler but as effective as classical vectorization.     

基于AltiVec技术的浮点乘加单元的设计

Alti Vec技术是为提高PowerPC的向量处理能力而对PowerPC指令集体系结构的扩展;浮点乘加单元是向量处理单元的主要构成部分,设计一种基于Alti Vec技术的向量浮点乘加单元;在基本浮点乘加器的基础上,提出了java模式下对非规格化数的预规格化处理;设计采用了一种半并行的结构,与传统的全并行结构相比可以节省一半的硬件面积;时钟频率为266 MHz时,java模式下5拍可以完成,非java模式下4拍可以完成。     

超标量处理器中引入SMT技术的性能分析研究

同时多线程（SMT）是一种允许多个独立的线程每周期发射多条指令的技术,这种技术充分利用了可能存在的指令级并行和线程级并行,提高了有限资源的利用率。文章以西北工业大学航空微电子中心自主研发的32位超标量处理器“龙腾R2”为基础,引入SMT技术,在基本不改变内部结构大小、不增加执行功能部件、仅做一些必要修改的前提条件下进行研究。通过仿真不同的线程数和各种线程组合,进行性能分析。尽管存在制约性能提升的一些因素,引入SMT技术后依然获得了最高约50%的性能增加。     

“龙腾”处理器FPGA验证平台的优化设计

随着超大规模集成电路的发展,FPGA验证已经成为大型设计的一种主要验证手段;一个验证平台的设计不仅影响验证的效率,而且有时还会影响验证的结果,在仔细分析原有"龙腾R2"FPGA验证平台基础上,对该设计平台进行了优化设计,设计采用外挂的Flash存储验证指令,去掉了下载电路,避免每次掉电之后需要重新下载验证指令,节省了验证的时间;此设计已经通过验证,并在实际的龙腾系列处理器验证中得到应用。     

嵌入式处理器在媒体信号处理方面的对比应用

对于多媒体和数字信号处理等嵌入式应用领域，FPGAs、DSP和PowerPCAltiVec处理器部表现出各自的特色和优势，该文对上述3种处理器本身的特点和它们应用的构架进行对比分析。最后提出了一个多PowerPC处理器在数字型号处理上的参考模型     

龙腾Stream流处理器验证

芯片设计复杂度的提高迫切地需要先进的方法学以应对巨大的验证工作量。通过开发基于System Verilog的覆盖率驱动的自动化验证平台,对龙腾Stream流处理器的指令集进行了功能验证。实验结果表明,该验证平台提高了验证效率和功能覆盖率,具有良好的重用性和可移植性。搭建FPGA原型验证系统对流处理器的功能和系统性能进行了评测,并提出了优化流处理器加速性能的方法。     

基于CDMA2000-VPDN的视频监控系统设计

设计了一种点对点的实时移动视频监控系统。该系统基于嵌入式硬件平台,以TI公司的TMS320DM365多媒体处理器为核心处理器,采用嵌入式Linux技术,通过电信CDMA2000-VPDN（Virtual Private Dial—Network）进行视频数据传输。由于VPDN具有可靠性高、保密性强等特点,该系统在家庭室...